Het milliseconde-imperatief: Architecturaal determinisme in hogesnelheidsmateriaalterugwinning

Samenvatting

De wereldwijde materiaalterugwinningsindustrie staat op een kritiek kantelpunt, gedreven door de convergentie van aanscherpende zuiverheidsnormen, arbeidstekorten en de toenemende complexiteit van post-consumer-afvalstromen. Hoewel kunstmatige intelligentie (AI) terecht is geïdentificeerd als het mechanisme om de beperkingen van heuristische optische sortering te overstijgen, is de heersende implementatiestrategie—afhankelijk van cloudgerichte architecturen en general-purpose computing—fundamenteel gebrekkig. Dit whitepaper, opgesteld door Veriprajna, toont rigoureus aan dat de niet-deterministische latentie die inherent is aan cloudgebaseerde AI fysiek onverenigbaar is met de kinematica van hogesnelheidssorteertransport.

Onze analyse laat zien dat de standaard round-trip-latentie van 500 milliseconden van cloudinferentie een „blinde verplaatsing” van 1.5 tot 3.0 meter creëert op transportbanden die op industriële snelheden van 3 tot 6 meter per seconde draaien. ¹ Deze ruimtelijke onzekerheid dwingt tot lagere doorvoer, overmatige veiligheidsbuffers en gecompromitteerde ejectiezuiverheid, waardoor de economische voordelen van AI-inzet feitelijk teniet worden gedaan.

Veriprajna bepleit een paradigmaverschuiving naar gekwantiseerde edge-modellen gedeployed op Field-Programmable Gate Arrays (FPGAs) . Door streaming-dataflow-architecturen en rekenkunde met gereduceerde precisie (INT8/INT4) te benutten, realiseren FPGA-gebaseerde oplossingen deterministische latenties onder de 2 milliseconden. ³ Deze architecturale aanpak elimineert de Von Neumann- bottleneck, neutraliseert netwerkjitter en herstelt de submillimeter-synchronisatie die vereist is voor precieze pneumatische ejectie.

Dit document dient als technisch manifest voor de recyclingindustrie en positioneert Veriprajna niet als een loutere integrator van commodity Large Language Model (LLM)-API's, maar als een Deep-AI-architect die de kloof kan overbruggen tussen high-level machine learning- abstracties en de onverbiddelijke fysica van de fabrieksvloer.

1. De fysica van doorvoer: snelheid, verplaatsing en het beslissingsvenster

Om het architecturale falen van cloud-AI in recycling te begrijpen, moet men eerst de kinematische omgeving van een moderne Material Recovery Facility (MRF) kwantificeren. De effectiviteit van een geautomatiseerd sorteersysteem wordt niet bepaald door de verfijning van het neurale netwerk in het abstracte, maar door een strikte, onschendbare relatie tussen de snelheid van de materiaalstroom, de ruimtelijke resolutie van het ejectiemechanisme en de totale systeemlatentie.

1.1 De kinematica van transportbandgebaseerde sortering

De fundamentele metric van MRF-winstgevendheid is doorvoer—gemeten in ton per uur (TPH). Om TPH te maximaliseren, drijven exploitanten transportbanden tot de hoogste snelheden die fysiek mogelijk zijn zonder de materiaalstabiliteit in gevaar te brengen. Moderne hogesnelheidssorteersystemen, zoals de TOMRA AUTOSORT™ SPEEDAIR en Machinex MACH Hyspec®, werken bij transportband- snelheden ($v_{belt}$) variërend van 2.5 m/s tot 6 m/s. ¹

Bij deze snelheden is de positie van een doelobject—of het nu een PET-fles, een platgedrukt aluminium blikje of een vezelfragment is—uiterst vluchtig. De verplaatsing van een object ($\Delta x$) over een gegeven tijdsinterval ($t$) wordt beschreven door de lineaire vergelijking:

$$\Delta x = v_{belt} \times t$$

Hoewel deze vergelijking triviaal lijkt, zijn de implicaties voor systeemontwerp diepgaand wanneer $t$ de niet-deterministische latentie van een externe server omvat. In een sorteercontext is precisie van het hoogste belang. Het ejectiemechanisme bestaat typisch uit een spruitstuk van hogesnelheids-pneumatische kleppen, gemonteerd aan het afvoereinde van de band. Deze kleppen, vaak geplaatst met een steek van 12.5mm tot 31mm, moeten een precieze stoot perslucht afvuren om het doelobject van zijn ballistische baan af te leiden. ⁶

Om een doel succesvol te ejecteren zonder naburig „goed” materiaal te verstoren (collaterale schade) of het doel volledig te missen (opbrengstverlies), moet de temporele fout in het vuursignaal overeenkomen met een ruimtelijke fout kleiner dan de straal van het object of de sproeiersteek.

Tabel 1: Objectverplaatsing bij industriële bandsnelheden

Latentie Bron	Duur (t)	Verplaatsing bij 3 m/s (vbelt​)	Verplaatsing bij 6 m/s (vbelt​)	Implicaties voor sortering
FPGA-edge-AI	2 ms	6 mm	12 mm	Precisie Ejectie Mogelijk
Lokale GPU (Ongeoptimaliseerd)	50 ms	150 mm	300 mm	Vereist Tracking/Comp ensatie

5G-edge-cloud	20-50 ms	60 mm - 150 mm	120 mm - 300 mm	Marginaal / hoog jitterrisico
Cloud-AI (Standaard)	500 ms	1500 mm (1.5 m)	3000 mm (3.0 m)	Catastrofaal falen

Zoals Tabel 1 illustreert, resulteert een vertraging van 500ms—typisch voor een round-trip-verzoek naar een cloud-API inclusief ingest, transmissie, wachtrij, inferentie en retour—erin dat een object 1.5 meter verplaatst bij standaard sorteersnelheden. ⁸ Zelfs bij een matige snelheid van 3 m/s heeft het object de detectiezone en mogelijk de ejectiezone verlaten voordat het inferentieresultaat is teruggekeerd. Deze latentie creëert een „blind venster” waarin het systeem het spoor van de toestand van het object feitelijk verliest.

1.2 De „latentiebelasting” op faciliteitsvoetafdruk en CapEx

Voorstanders van cloudgebaseerde oplossingen betogen vaak dat latentie kan worden beperkt door sensoren verder stroomopwaarts te plaatsen, effectief „vooruit te kijken.” Hoewel dat theoretisch mogelijk is, legt dit een zware „latentiebelasting” op het faciliteitsontwerp die zich uit in verhoogde kapitaal- uitgaven (CapEx) en operationele complexiteit.

1.​ Fysieke voetafdrukuitbreiding: Om een verwerkingachterstand van 1.5 meter op te vangen, moet het transportsysteem aanzienlijk worden verlengd. In brownfield-installaties waar ruimte schaars is, is het verlengen van een sorteerlijn met enkele meters om een trage AI te accommoderen vaak structureel onmogelijk. Het vereist herontwerp van de volledige plantlayout, het verplaatsen van portalen en het wijzigen van voedingshoeken.

2.​ Het tracking-onzekerheidsprincipe: Hoe langer een object op de band blijft tussen detectie en ejectie, des te groter de kans op positionele drift. Transportbanden zijn geen precisie-instrumenten; ze trillen, oscilleren en slijten ongelijkmatig. ¹⁰

○​ Trillingsgeïnduceerde drift: Industriële banden ondervinden hoogfrequente trillingen van motoren en rollen. Over een reisafstand van 1.5 meter kan een licht kunststof object door deze trillingen lateraal enkele centimeters migreren.

○​ Aërodynamische lift: Bij snelheden van 4-6 m/s wordt luchtweerstand een significante kracht. Lichte films en papier gedragen zich als vleugelprofielen, fladderen en tillen van het band- oppervlak—een fenomeen bekend als het „vliegend tapijt”-effect. ²

○​ Botsing en settelen: Afvalstromen zijn heterogeen. Een zware glazen fles kan rollen en botsen met een kunststof tray, waardoor de baan van beide verandert.

Lineaire trackingalgoritmen kunnen compenseren voor constante bandsnelheid, maar ze kunnen geen niet-lineaire stochastische bewegingen voorspellen die door aërodynamica en botsingen worden veroorzaakt. De fout accumuleert in de tijd. Een vertraging van 500ms introduceert een probabilistisch ruimtelijk foutenvelop dat vaak de breedte van de ejectiesproeiers overschrijdt, waardoor precieze sortering onmogelijk wordt.

3.​ Doorvoerbeperking: Geconfronteerd met het onvermogen om objecten over lange afstanden te volgen, worden cloudafhankelijke exploitanten vaak gedwongen de bandsnelheden te verlagen. Het vertragen van een lijn van 4 m/s naar 1 m/s reduceert de verwerkingscapaciteit van de faciliteit met 75%. In een sector die opereert op dunne marges per ton, vernietigt deze doorvoerverlaging de eenheidseconomie van de faciliteit.

1.3 De synchronisatie-uitdaging van pneumatische actuatie

Het ejectievenster voor een pneumatische klep wordt gemeten in milliseconden. Hoogpresterende solenoïdekleppen, zoals die voor optische sorteerders worden vervaardigd door gespecialiseerde leveranciers, hebben reactietijden (openingstijden) van 2ms tot 10ms. ⁶ De klep moet exact openen wanneer het zwaartepunt van het doelobject uitlijnt met de luchtstraal om de maximale impuls- overdracht te geven.

Als het AI-systeem geen deterministische latentie kan garanderen—wat betekent dat de verwerkingstijd vast en voorspelbaar is—kan de systeemcontroller de vuurtijd niet nauwkeurig berekenen. Dit brengt ons bij de meest insidieuze vijand van realtimebesturing: jitter. Een variabele latentie (bijv. 500ms ± 50ms) creëert een vuuronzekerheidsvenster van 100ms. Bij 3 m/s vertegenwoordigt 100ms 300mm verplaatsing. Het systeem zou een luchtstoot van 30cm lang moeten afvuren om te verzekeren dat het object wordt geraakt, waarbij enorme hoeveelheden perslucht worden verbruikt en alles in die zone van 30cm wordt geëjecteerd, waardoor de zuiverheid feitelijk wordt geruïneerd.

2. De cloudbottleneck: jitter, niet-determinisme en de drogreden van connectiviteit

Hoewel bandbreedtebeperkingen en gemiddelde latentie vaak worden genoemd als de primaire nadelen van cloudcomputing in industriële automatisering, is netwerkjitter de ware diskwalificatie voor hogesnelheidssorteertoepassingen. De architectuur van de cloud is geoptimaliseerd voor doorvoer en schaalbaarheid, niet voor het microseconde-niveau determinisme dat vereist is om een visie- systeem te synchroniseren met een pneumatische actuator.

2.1 Anatomie van cloudlatentie in industriële lussen

Het cijfer „500ms” dat in de kritiek wordt aangehaald, is een realistisch aggregaat van verschillende latentiebronnen in een standaard Industrial IoT (IIoT)-stack. Om te begrijpen waarom dit niet eenvoudig kan worden weggeoptimaliseerd, moeten we de levenscyclus van één inferentieverzoek ontleden:

1.​ Ingest & encode (20-50ms): De camera vangt een hogeresolutieframe (bijv. 5MP). Om dit over een standaard internetverbinding te verzenden, moet het worden gecodeerd (bijv. H.264 of JPEG). Deze compressiestap verbruikt rekencycli en voegt latentie toe bij de bron.

2.​ Transmissie (50-200ms): Datapakketten reizen via het lokale LAN naar de gateway, door de ISP-infrastructuur, over de publieke internetbackbone, naar het ingress- punt van de cloudprovider. Uplinkbandbreedte is vaak een bottleneck, vooral voor faciliteiten die multispectrale data van tientallen camera's streamen. ¹⁵

3.​ Wachtrij & ingress (10-50ms): Bij aankomst in het datacenter passeert het verzoek load balancers, API-gateways en message queues (bijv. Kafka of RabbitMQ) voordat het een beschikbare inferentieworker bereikt.

4.​ Inferentie (50-200ms): Het model draait op een datacenter-GPU (bijv. NVIDIA A100). Hoewel de GPU zelf snel is, gebruiken cloudinferentieservices vaak batching —het groeperen van meerdere verzoeken om GPU-benutting te maximaliseren. ¹⁷ Een verzoek kan 10-50ms wachten alleen om in de volgende batch te worden opgenomen.

5.​ Retourpad (50-100ms): Het ejectiebevel (een eenvoudig JSON- of binair pakket) moet terug naar de faciliteit reizen via hetzelfde onvoorspelbare netwerkpad.

2.2 De plaag van netwerkjitter

Jitter is de variatie in pakketvertraging over de tijd. In een gedeelde netwerkomgeving zoals het publieke internet veranderen routeringspaden dynamisch, vullen routerbuffers zich en worden pakketten gedropt en opnieuw verzonden.

●​ Scenario: Een sorteermachine vertrouwt op een cloudsignaal om een klep precies af te vuren op $T_0 + 500ms$.

●​ Werkelijkheid: Door een momentane congestiepiek op een ISP-peeringpunt arriveert het pakket om $T_0 + 520ms$.

●​ Resultaat: Het object, dat met 4 m/s beweegt, heeft extra 80mm afgelegd ($0.02s \times 4000mm/s$). De luchtstoot mist het zwaartepunt, raakt de staart van het object of mist het volledig.

Bij hogesnelheidssortering telt tail latency (de 99e of 99.9e percentiel-latentie) zwaarder dan gemiddelde latentie. ¹⁹ Als 1% van de pakketten 50ms vertraagd is, wordt 1% van het gesorteerde materiaal gemist. In een faciliteit die 50 ton per uur verwerkt, vertegenwoordigt een zuiverheidsdaling van 1% 500kg contaminanten per uur, genoeg om een baal van „Grade A” naar „Grade B” te degraderen of afkeuring door een koper te triggeren. ²¹

2.3 De Von Neumann-bottleneck op schaal

Naast het netwerk lijden cloudarchitecturen onder de Von Neumann-bottleneck die inherent is aan general-purpose computing-architecturen (CPU's en GPU's). In deze systemen moet data voortdurend tussen geheugen (DRAM) en de verwerkingseenheid over een bus worden verplaatst.

Voor de hogeresolutie-hyperspectrale of RGB-beeldvorming die bij sortering wordt gebruikt, is het datavolume enorm. Het streamen van ruwe videofeeds verzadigt de geheugenbandbreedte. Bovendien introduceren de sequentiële aard van instructie-uitvoering op CPU's en de kernel-launch-overhead op GPU's variërende verwerkingsvertragingen. ²³

●​ Kernel-launch-overhead: Op een GPU moet de CPU elke compute- kernel (functie) voorbereiden en starten. Deze overhead kan 5-10 microseconden per kernel bedragen. Voor een complex neuraal netwerk met honderden lagen accumuleert deze overhead en draagt bij aan het niet-determinisme. ¹⁸

●​ OS-jitter: Het besturingssysteem (Linux/Windows) dat de GPU beheert, is een time-sharing- systeem. Het onderbreekt de AI-inferentie om netwerkpakketten, logbestanden of achtergrond- updates af te handelen. Deze „OS-ruis” creëert onvoorspelbare latentiepieken. ²⁵

2.4 De kwetsbaarheid van connectiviteit

Industriële faciliteiten zijn berucht vijandige omgevingen voor connectiviteit. Ze zijn vaak in wezen kooien van Faraday, gevuld met elektromagnetische interferentie van zware motoren en frequentieregelaars (VFD's). Afgelegen locaties kunnen afhankelijk zijn van instabiele cellulaire of satelliet-backhaul.

Een cloudafhankelijke sorteerlijn introduceert een single point of failure : de internetverbinding. Als de verbinding wegvalt, of als de latentie piekt door een gelokaliseerde netwerkstorm, moet de sorteerlijn stoppen of terugvallen op een „veiligheidsmodus” die de AI omzeilt, met nul sortering tot gevolg. Dit schendt het kerntenet van industriële betrouwbaarheid: autonomie . Een sorteermachine moet deterministisch werken, ongeacht externe netwerkomstandigheden. ²⁷

3. Het FPGA-paradigma: dataflow-architecturen en deterministische latentie

Om de submilliseconde-precisie te bereiken die vereist is voor sortering bij 3-6 m/s, bepleit Veriprajna het gebruik van Field-Programmable Gate Arrays (FPGA's). FPGA's verschillen fundamenteel van CPU's en GPU's; het zijn geen instructieprocessors die software uitvoeren, maar herconfigureerbare hardwarecircuits . Dit onderscheid ontsluit de capaciteiten die vereist zijn voor „Deep AI” in industriële omgevingen.

3.1 Dataflow vs. control flow: de architecturale kloof

Om de snelheid van FPGA's te waarderen, moet men hun uitvoeringsmodel contrasteren met dat van processors.

Control flow (CPU/GPU): CPU's en GPU's werken volgens een temporele logica. Ze halen een instructie op, decoderen die, halen data op, voeren de instructie uit en slaan het resultaat op. Deze cyclus wordt miljarden keren herhaald. De prestatie wordt begrensd door de klokfrequentie en de efficiëntie van de instructiepijplijn. Cruciaal is dat de hardware vastligt; de software moet zich aanpassen aan de starre structuur van de hardware.29 Dataflow (FPGA): FPGA's werken volgens een ruimtelijke logica. Het algoritme wordt fysiek op de chip-fabric gemapt met Lookup Tables (LUT's), Flip-Flops (FF's) en Digital Signal Processing (DSP)-slices. Data stroomt door een pijplijn van dedicated hardwareblokken als water door een buis.

●​ Geen instructie-fetch: Er is geen „program counter” en geen instructie-ophalen. Het „programma” is de circuitbedrading zelf.

●​ Diepe pipelining: Operaties zijn diep gepipelined. Zodra de eerste pixel van een beeld de pijplijn binnenkomt, begint de verwerking. Het systeem wacht niet tot een volledig frame is gebufferd voordat de analyse start. ³¹

●​ Massieve parallelliteit: FPGA's ondersteunen MISD (Multiple Instruction, Single Data) en taakniveau-parallelliteit. De preprocessingslogica, de neurale-netwerklagen en de klep- besturingslogica draaien allemaal gelijktijdig op verschillende delen van de chip zonder te concurreren om CPU-cycli. ³³

3.2 Streaming vision: verwerken met de snelheid van het licht

De latentieclaim van 2ms is haalbaar omdat FPGA's visiedata in een streaming wijze.

●​ Standaard visie (GPU): Een camera vangt een frame $\rightarrow$ Frame wordt gebufferd in geheugen $\rightarrow$ CPU leest frame $\rightarrow$ CPU kopieert frame naar GPU-geheugen $\rightarrow$ GPU verwerkt frame. De latentie wordt gedomineerd door het bufferen van het volledige frame (bijv. 16ms bij 60fps) plus de geheugenkopieertijden.

●​ Streaming vision (FPGA): De camera-interface (bijv. MIPI CSI-2, Camera Link) is rechtstreeks verbonden met de FPGA-logica. Zodra pixels van de sensor aankomen, worden ze onmiddellijk in de verwerkingspijplijn gevoed. Line buffering (slechts enkele rijen pixels opslaan) vervangt frame buffering.

○​ Resultaat: Het inferentieresultaat voor het object bovenaan het beeld kan klaar zijn voordat de camera zelfs het onderstuk van het beeld heeft uitgezonden. ³⁵ Dit reduceert de latentiebijdrage van beeldacquisitie van „Frame Time” naar „Line Time,” een reductie van orden van grootte.

3.3 De jittervrije garantie

Omdat de FPGA-logica geklokte hardware is, is de uitvoeringstijd deterministisch . Als een neurale- netwerkinferentie 1,450 klokcycli duurt, duurt het altijd 1,450 klokcycli, ongeacht netwerkverkeer of achtergrondtaken.

Dit determinisme stelt de sorteercontroller in staat de exacte positie van het object op het moment van ejectie te berekenen met submillimeterprecisie.

●​ Synchronisatie: De FPGA kan de rotatie-encoder van de transportband rechtstreeks uitlezen. Door het inferentieresultaat te koppelen aan de precieze encodertelling op het moment van capture, kan het systeem de reisafstand van het object volgen in realtime hardwarelogica en de klep afvuren op de exact vereiste encodertick. ³⁷

3.4 FPGA vs. GPU: een kwantitatieve vergelijking

Tabel 2: Architecturale vergelijking voor industriële AI

Kenmerk	GPU (edge)	FPGA (Veriprajna)	Impact op sortering
Uitvoeringsmodel	Control flow (instructiegebaseerd)	Dataflow (circuit- gebaseerd)	FPGA's elimineren instructie- overhead.
Latentie	15ms - 50ms (Variabel)	< 2ms (Deterministisch)	FPGA maakt hogere bandsnelheden mogelijk.
Jitter	Hoog (OS/driver- afhankelijk)	Bijna nul (< 1 klokcyclus)	FPGA verzekert precieze ejectie- timing.
Batching	Vereist voor efficiëntie	Batchgrootte = 1 (Streaming)	FPGA maakt item-voor-item- verwerking mogelijk.
Geheugentoegang	Extern DRAM (Hoge latentie)	On-chip BRAM/URAM (lage latentie)	FPGA verwijdert geheugen- bottlenecks.
Energie-efficiëntie	Laag (Watt/Op)	Hoog (Ops/Watt)	FPGA reduceert thermische beheer- behoeften.

Zoals Tabel 2 toont, terwijl GPU's uitblinken in doorvoergerichte taken (zoals training), zijn FPGA's architecturaal superieur voor latentiekritische inferentie waarbij batching geen optie is. ²⁹

4. Kwantisatie: de sleutel tot edge-intelligentie

Een historische kritiek op FPGA's is hun beperkte on-chip-geheugen vergeleken met de gigabytes VRAM die op GPU's beschikbaar zijn. Voor inferentietaken is volledige 32-bits precisie echter overbodig. Veriprajna benut kwantisatie om massieve Deep Neural Networks (DNN's) op FPGA's te deployen met verwaarloosbaar accuratesseverlies.

4.1 Van FP32 naar INT8 en INT4

Traditionele deep-learningmodellen worden getraind met FP32 (32-bits floating point)-getallen om numerieke stabiliteit tijdens gradient descent te waarborgen. Eenmaal getraind kunnen de gewichten en activaties van het model echter worden gecomprimeerd.

●​ INT8-kwantisatie: Het converteren van modelparameters naar 8-bits integers reduceert de geheugen- voetafdruk met 4x (32 bits $\rightarrow$ 8 bits). FPGA's zijn uitzonderlijk efficiënt in integer- rekenkunde. Eén DSP-slice op een moderne Xilinx UltraScale+ FPGA kan twee INT8 multiply-accumulate (MAC)-operaties in één klokcyclus uitvoeren, waardoor de computedichtheid effectief verdubbelt ten opzichte van floating-point-operaties. ⁴⁰

●​ INT4 en mixed precision: Veriprajna verlegt de grens verder met INT4 (4-bits integer)-kwantisatie. Onderzoek en interne benchmarks geven aan dat INT4-kwantisatie tot een 77% prestatiestijging kan realiseren ten opzichte van INT8 op compatibele hardware. ⁴⁰

○​ Geheugenimpact: Het reduceren van gewichten tot 4 bits reduceert de geheugenbandbreedte- eisen met 8x . Dit maakt het mogelijk dat zelfs grote modellen (bijv. ResNet-50-varianten) volledig binnen het interne Block RAM (BRAM) of UltraRAM (URAM) van de FPGA passen.

○​ Doorvoerimpact: Met gewichten on-chip opgeslagen kan de FPGA de compute- engines voeden met terabytes per seconde, waardoor de externe DDR4-geheugenbottleneck die GPU-inferentie plaagt, wordt geëlimineerd. ³⁶

4.2 Accuratessebehoud via Quantization-Aware Training (QAT)

De zorg dat lagere precisie tot „dommere” AI leidt, wordt beperkt door Quantization-Aware Training (QAT) . In tegenstelling tot Post-Training Quantization (PTQ), dat gewichten na training afkapt, simuleert QAT de effecten van kwantisatie tijdens het trainingsproces. Het neurale netwerk „leert” robuust te zijn tegen de ruis die door lagere precisie wordt geïntroduceerd.

In de context van afvalsortering zijn de visuele kenmerken die nodig zijn om een melkkan (HDPE) van een frisdrankfles (PET) te onderscheiden macroscopisch: vorm, opaciteit en etikettextuur. Deze kenmerken zijn zeer veerkrachtig tegen kwantisatie. Studies hebben aangetoond dat INT8-modellen 99%+ van de accuratesse van hun FP32-tegenhangers behouden voor objectdetectietaken zoals YOLO, de industriestandaard voor het identificeren van recyclebare materialen. ⁴⁴

4.3 Aangepaste gekwantiseerde architecturen

Veriprajna kwantiseert niet louter kant-en-klare modellen; wij ontwerpen aangepaste architecturen geoptimaliseerd voor FPGA-deployment. Door frameworks zoals FINN (ontwikkeld door Xilinx Research) en hls4ml (High-Level Synthesis for Machine Learning) te gebruiken, mappen we specifieke lagen van het neurale netwerk op specifieke resources op de FPGA. ⁴⁷

●​ Laagspecifieke precisie: We kunnen INT4 gebruiken voor gewichtszware convolutionele lagen terwijl we INT8 of zelfs hogere precisie behouden voor gevoelige activatielagen, waarbij we de afweging tussen omvang en accuratesse op granulair niveau optimaliseren.

●​ Unrolling en folding: We passen de „folding factors” (parallelliteit) van elke laag aan om de doorvoer van de sensor te matchen, zodat de pijplijn nooit stagneert en nooit overloopt. ⁴⁹

5. Het „Zero-OS”-voordeel: bare-metalprestaties

Om de deterministische snelheid van FPGA's volledig te benutten, bepleit Veriprajna bare metal implementatie, waarbij general-purpose besturingssystemen zoals Linux of Windows voor de kritieke besturingslus worden vermeden.

5.1 De onzichtbare kosten van Linux

Zelfs „Real-Time” Linux (PREEMPT_RT) is fundamenteel een time-sharing-besturingssysteem. De kernelscheduler verdeelt CPU-tijd tussen het AI-inferentieproces, het netwerkstuurprogramma, het bestandssysteemjournaal, de SSH-daemon en potentieel honderden andere achtergrond- processen.

●​ Context switching: Elke keer dat de CPU van taak wisselt, moet hij de staat van het huidige proces opslaan en de volgende laden. Dit verbruikt microseconden en spoelt processor- caches, wat de prestaties degradeert.

●​ Interruptlatentie: Wanneer een camera een beeld vangt, triggert dat een interrupt. De Linux- kernel moet pauzeren wat hij doet, de interrupt afhandelen en de user-space- driver wekken. Dit introduceert latentie die varieert afhankelijk van wat de kernel op dat moment deed (bijv. het afhandelen van een complexe memory page fault). ²⁵

5.2 Bare-metaldeterminisme op heterogene SoC's

De architectuur van Veriprajna benut heterogene SoC's (System on Chip), zoals de AMD Xilinx Zynq UltraScale+ of Intel Agilex. Deze apparaten bevatten zowel FPGA-fabric (Programmable Logic) als harde ARM-processorkernen op één siliciumdie.

We implementeren een Asymmetric Multi-Processing (AMP)-architectuur:

1.​ De FPGA-fabric (PL): Verwerkt de visiepijplijn, neurale-netwerkinferentie en klep- stuursignalen. Dit is pure hardwarelogica. Het heeft nul jitter .

2.​ De Real-Time Processing Unit (RPU): (bijv. ARM Cortex-R5) draait bare-metal C++- code of een lichtgewicht RTOS (FreeRTOS) om configuratie, toestandsmachines en veiligheidsvergrendelingen te beheren. Deze kern heeft strikt begrensde interruptlatentie.

3.​ De Application Processing Unit (APU): (bijv. ARM Cortex-A53) draait Linux. Deze partitie handelt niet-kritieke taken af: data loggen naar de cloud, de webgebaseerde gebruikersinterface (UI) serveren en remote updates beheren.

Cruciaal is dat de paden „Denken” (FPGA) en „Handelen” (RPU) volledig zijn geïsoleerd van het pad „Rapportage” (APU/Linux). Zelfs als het Linux-systeem crasht of vastloopt, blijft de FPGA materiaal op volle snelheid sorteren. ⁵¹ Deze architectuur biedt het beste van beide werelden: de moderne connectiviteit van Linux en de kogelvrije betrouwbaarheid van een microcontroller.

6. Economische modellering: de ROI van milliseconde-latentie

De verschuiving van cloud naar edge-FPGA is niet louter een technische upgrade; het is een financiële noodzaak voor MRF-exploitanten. Het „milliseconde-imperatief” vertaalt zich rechtstreeks naar de bottom line.

6.1 Doorvoer- en omzetvermenigvuldiging

Beschouw een typische MRF die een PET-kunststofstroom verwerkt.

●​ Cloud-/legacy-limiet: De bandsnelheid is begrensd op 2 m/s om latentie en trackingfouten op te vangen. De doorvoer is begrensd tot 5 TPH per meter bandbreedte.

●​ FPGA-edgesnelheid: Met 2ms latentie kan de bandsnelheid worden verhoogd tot 6 m/s (met stabilisatietechnologieën zoals SpeedAir). De doorvoer stijgt tot 15 TPH per meter. ²

Deze 300% toename in verwerkingscapaciteit wordt bereikt zonder de faciliteits- voetafdruk uit te breiden. Voor een faciliteit die 2 ploegen (16 uur) draait, vertaalt deze extra 10 TPH zich in 160 extra ton die dagelijks wordt verwerkt. Met prijzen voor gerecycled PET (rPET) die schommelen tussen $400 en $800 per ton zijn de omzetimplicaties enorm—potentieel miljoenen aan extra jaaromzet uit dezelfde fysieke installatie.

6.2 Zuiverheid en opbrengst: de waarde van precisie

Lagere latentie betekent lagere ruimtelijke fout, wat rechtstreeks de twee kernmetrics van sortering beïnvloedt:

●​ Zuiverheid (kwaliteit): Precieze ejectie voorkomt dat contaminanten (bijv. PVC, aluminium of papier) per ongeluk in de PET-stroom worden geëjecteerd. Balen met hogere zuiverheid behalen premieprijzen in de markt en voorkomen boetes van kopers.

●​ Opbrengst (terugwinning): Precieze ejectie zorgt dat de luchtstoot het zwaartepunt van het doel raakt. Dit reduceert het aantal „gemiste” doelen (false negatives) die in de reststroom terechtkomen en naar de stort gaan. Het verhogen van terugwinningspercentages met zelfs 1-2% reduceert aanzienlijk het volume verloren omzet en verlaagt storttarieven, die wereldwijd stijgen. ⁵³

6.3 Verlaging van operationele uitgaven (OpEx)

●​ Elimineren van cloudkosten: Het streamen van high-definition video naar de cloud veroorzaakt enorme bandbreedtekosten en API-gebruikskosten (gefactureerd per inferentie of per uur). Voor een 24/7- faciliteit met tientallen optische sorteerders kunnen deze terugkerende kosten oplopen tot honderden duizenden dollars per jaar. Edge-FPGA-oplossingen werken met nul cloud-egress- kosten. ¹⁵

●​ Energie-efficiëntie: FPGA's zijn inherent energie-efficiënter dan GPU's. Een gekwantiseerde FPGA-implementatie die een videostream verwerkt, kan 10-20 Watts verbruiken . Een vergelijkbare industriële GPU-opstelling kan 100-200 Watts verbruiken om vergelijkbare (zij het hogere-latentie) prestaties te bereiken. In regio's met hoge industriële elektriciteitstarieven reduceert dit 10x-efficiëntievoordeel significant de koolstofvoetafdruk en de nuts- rekening van de faciliteit. ²⁹

7. Veriprajna: Deep-AI-oplossingen, geen wrappers

Het huidige AI-landschap is overspoeld met consultancies die feitelijk webontwikkelings- shops zijn die OpenAI- of Anthropic-API's wrappen. Deze firma's opereren op de Application Layer (Layer 7), losgekoppeld van de fysieke realiteit van industriële operaties.

Veriprajna opereert op de Physical Layer (Layer 1) en Data Link Layer (Layer 2) . Wij zijn een Deep Tech-oplossingsaanbieder.

7.1 Hardware-software-co-design

Wij trainen niet simpelweg een model en dragen het over. Wij ontwerpen de volledige inferentiepijplijn. Wij selecteren het FPGA-silicium, schrijven de Verilog/VHDL- of HLS-code, ontwerpen de aangepaste kwantisatie- schema's en integreren de sensorstuurprogramma's. Dit holistische hardware-software-co-design waarborgt dat de software-algoritmen perfect zijn afgestemd op de hardwareversnellings- logica, waarbij prestaties per watt en per dollar worden gemaximaliseerd. ⁵⁶

7.2 Generatie van aangepaste IP

Veriprajna ontwikkelt propriëtaire Intellectual Property (IP)-cores specifiek voor hogesnelheids- sorteertoepassingen.

●​ VP-SortNet: Een gespecialiseerde, gekwantiseerde neurale-netwerkarchitectuur geoptimaliseerd voor het identificeren van vervormde, vuile en platgedrukte recyclebare materialen op hogesnelheidsbanden. Het is robuust tegen de „real-world”-ruis van een MRF.

●​ VP-Sync: Een bare-metal-synchronisatie-engine die visie-inferentie vastzet op encoder- pulsen, waarmee submillimeter-ejectieprecisie wordt gewaarborgd ongeacht schommelingen in bandsnelheid.

7.3 De Deep Tech-differentiatie

In een tijdperk waarin „AI” commoditiseert, blijven snelheid en fysicaliteit de grachten. Elke ontwikkelaar kan een API aanroepen om een fles in een statische JPEG te identificeren. Weinigen kunnen die fles identificeren en ejecteren terwijl hij met 6 meter per seconde beweegt, te midden van een chaotische afvalstroom, met 99% zuiverheid, 24 uur per dag.

Dat is het domein van Veriprajna.

8. Conclusie

De kritiek op cloudgebaseerde AI in recycling is geen kwestie van voorkeur; ze is gegrond in de onveranderlijke wetten van de fysica. Een latentie van 500ms is onbespreekbaar voor een proces dat plaatsvindt bij 3 tot 6 meter per seconde. De „latentiebelasting” die cloudarchitecturen opleggen, smoort de doorvoer, blaast CapEx op en degradeert de zuiverheid.

De toekomst van de circulaire economie hangt af van het verhogen van de efficiëntie en doorvoer van materiaalterugwinning. Dit vereist intelligentie die snel, deterministisch en gelokaliseerd is aan de uiterste rand van het netwerk.

Gekwantiseerde edge-modellen op FPGA's vertegenwoordigen de convergentie van geavanceerde machine learning en high-performance hardware-engineering. Ze leveren de lichtsnelheid waar die het meest telt: het moment van scheiding. Door dataflow-architecturen, bare-metal- prestaties en kwantisatie te omarmen, kan de industrie de volgende generatie intelligente, hogesnelheidsinfrastructuur ontsluiten.

Veriprajna staat klaar om de industrie door deze transitie te leiden, met de Deep-AI- expertise die nodig is om systemen te bouwen die even snel denken als ze bewegen.

Referenties en databronnen

●​ Bandsnelheden en doorvoer: ¹

●​ Cloudlatentie, jitter en netwerkoverhead: ⁸

●​ FPGA-architectuur (dataflow/streaming): ²³

●​ FPGA-latentie en -prestaties: ³

●​ Kwantisatie (INT8/INT4/QAT): ⁴⁰

●​ Bare metal/OS-overhead en SoC's: ²⁵

●​ Sorteertechnologie (optisch/pneumatisch/kleppen): ⁶

●​ Cloud vs. edge vs. GPU-vergelijkingen: ¹⁵

●​ Frameworks (hls4ml, FINN): ⁴⁷

Geciteerde werken

1. A Guide To Belt Material Selection For Recycling Applications - Con Belt, geraadpleegd op 12 december 2025, https://www.conbelt.com/industry-news-blog/a-guide-to-belt-material-selection-for-recycling-applications/

2. AUTOSORT™ SPEEDAIR: High-Speed Sorting for Plastic Films - TOMRA, geraadpleegd op 12 december 2025, https://www.tomra.com/waste-metal-recycling/products/machines/autosort-speedair

3. Real-time cell sorting with scalable in situ FPGA-accelerated deep learning, geraadpleegd op 12 december 2025, https://pubs.rsc.org/en/content/articlehtml/2025/dd/d5dd00345h

4. Low latency optical-based mode tracking with machine learning deployed on FPGAs on a tokamak - ResearchGate, geraadpleegd op 12 december 2025, https://www.researchgate.net/publication/382112556_Low_latency_optical-based_mode_tracking_with_machine_learning_deployed_on_FPGAs_on_a_tokamak

5. MACH Hyspec® - Optical Sorter - Machinex, geraadpleegd op 12 december 2025, https://www.machinexrecycling.com/sorting/equipment/mach-hyspec-optical-sorter/

6. AVJ Series High Frequency Solenoid Valve, 2/2 Way, 5ms 100Hz - VPC Pneumatic, geraadpleegd op 12 december 2025, https://www.vpc-pneumatic.com/avj-series-high-frequency-solenoid-valve-2-2-way.html

7. Understanding how AI can help the sortation process - Resource Recycling, geraadpleegd op 12 december 2025, https://resource-recycling.com/resource-recycling-magazine/2024/02/19/understanding-how-ai-can-help-the-sortation-process/

8. Reducing Latency: Edge AI vs. Cloud Processing in Manufacturing - VarTech Systems, geraadpleegd op 12 december 2025, https://www.vartechsystems.com/articles/reducing-latency-edge-ai-vs-cloud-processing-manufacturing

9. How do edge AI models compare to cloud-based AI models in terms of speed? Milvus, geraadpleegd op 12 december 2025, https://milvus.io/ai-quick-reference/how-do-edge-ai-models-compare-to-cloudbased-ai-models-in-terms-of-speed

10. Tech Papers: Conveyor Belt Tracking: Best Practices & Methodology, geraadpleegd op 12 december 2025, https://www.automate.org/robotics/tech-papers/conveyor-belt-tracking-best-practices-and-methodology

11. Machine Learning For Conveyor Belt Monitoring - Businessware Technologies, geraadpleegd op 12 december 2025, https://www.businesswaretech.com/blog/machine-learning-for-conveyor-belt-monitoring

12. Integrated Optical Sorting Unit Opti-Sort - Bollegraaf, geraadpleegd op 12 december 2025, https://www.bollegraaf.com/technologies/opti-sort/

13. How to Choose the Best Color Sorter Ejector Board: A Complete Buying Guide SmartBuy, geraadpleegd op 12 december 2025, https://smartbuy.alibaba.com/buyingguides/color-sorter-ejector-board

14. How Is Pneumatic Solenoid Valve Response Time Measured? A Complete Guide, geraadpleegd op 12 december 2025, https://rodlesspneumatic.com/blog/how-is-pneumatic-solenoid-valve-response-time-measured-a-complete-guide/

15. Edge AI Cameras vs Cloud: Balancing Latency, Cost & Reach - Medium, geraadpleegd op 12 december 2025, https://medium.com/@API4AI/edge-ai-cameras-vs-cloud-balancing-latency-cost-reach-7e660131977f

16. Network Latency: Understanding Its Impact on Industrial ..., geraadpleegd op 12 december 2025, https://www.omnitron-systems.com/blog/understanding-network-latency-and-its-impact-on-industrial-applications

17. Low-latency Mini-batch GNN Inference on CPU-FPGA Heterogeneous Platform, geraadpleegd op 12 december 2025, https://ieeexplore.ieee.org/document/10106326/

18. Low-Latency GPU Packet Processing - eunomia-bpf, geraadpleegd op 12 december 2025, https://eunomia.dev/others/cuda-tutorial/13-low-latency-gpu-packet-processing/

19. What is jitter on a speed test and how do you fix it? - Zoom, geraadpleegd in december 12, 2025, https://www.zoom.com/en/blog/what-is-jiter/t

20. What Is Network Jitter and How It Affects Your Connection: Causes, Tests and Solutions, geraadpleegd op 12 december 2025, https://pandorafms.com/blog/network-jiter-it/ t

21. Sort Purity - Flow Core – Syracuse University, geraadpleegd op 12 december 2025, https://flowcore.syr.edu/help/sort-purity-2/

22. The Difference Between Purity, Single Cell, And Recovery Cell Sorting Techniques, geraadpleegd op 12 december 2025, https://expertcytometry.com/diference-between-purity-single-recovery-cell-sorfting-techniques/

23. How the von Neumann bottleneck is impeding AI computing - IBM Research, geraadpleegd op 12 december 2025, https://research.ibm.com/blog/why-von-neumann-architecture-is-impeding-the-power-of-ai-computing

24. CUDA Graphs vs Kernel Fusion — are we solving the same problem twice? Reddit, geraadpleegd op 12 december 2025, https://www.reddit.com/r/CUDA/comments/1o2fl3g/cuda_graphs_vs_kernel_fusion_are_we_solving_the/

25. OS-Level Challenges in LLM Inference and Optimizations - eunomia-bpf, geraadpleegd op 12 december 2025, https://eunomia.dev/blog/2025/02/18/os-level-challenges-in-llm-inference-and-optimizations/

26. Linux Hard-Real Time : r/embedded - Reddit, geraadpleegd op 12 december 2025, https://www.reddit.com/r/embedded/comments/1kibqhb/linux_hardreal_time/

27. Edge vs Cloud in 2025: Why AI Needs Compute Closer to the Source - TECHi, geraadpleegd op 12 december 2025, https://www.techi.com/edge-vs-cloud-in-2025-ai-compute-shift/

28. Edge vs Cloud AI: Key Differences, Benefits & Hybrid Future - Clarifai, geraadpleegd op 12 december 2025, https://www.clarifai.com/blog/edge-vs-cloud-ai

29. Beyond the GPU: The Strategic Role of FPGAs in the Next Wave of AI - arXiv, geraadpleegd op 12 december 2025, https://arxiv.org/html/2511.11614v1

30. FPGA VS GPU - Haltian, geraadpleegd op 12 december 2025, https://haltian.com/resources/fpga-vs-gpu/

31. SMOF: Streaming Modern CNNs on FPGAs with Smart Off-Chip Eviction - arXiv, geraadpleegd op 12 december 2025, https://arxiv.org/html/2403.18921v1

32. H2PIPE: High Throughput CNN Inference on FPGAs with High-Bandwidth Memory - arXiv, geraadpleegd op 12 december 2025, https://arxiv.org/html/2408.09209v1

33. FPGAs vs GPUs for Best AI-Based Application - Logic Fruit Technologies, geraadpleegd op 12 december 2025, https://www.logic-fruit.com/blog/fpga/fpgas-vs-gpus/

34. Real-Time Graph-based Point Cloud Networks on FPGAs via Stall-Free Deep Pipelining, geraadpleegd op 12 december 2025, https://arxiv.org/html/2507.05099v1

35. Comparison of FPGA and GPU implementations of real-time stereo vision SciSpace, geraadpleegd op 12 december 2025, https://scispace.com/pdf/comparison-of-fpga-and-gpu-implementations-of-real-time-2ur310ohq3.pdf

36. StreamTensor: Make Tensors Stream in Dataflow Accelerators for LLMs - Hanchen Ye, geraadpleegd op 12 december 2025, https://hanchenye.com/assets/pdfs/MICRO25_StreamTensor.pdf

37. FPGAs for Smart Robotics - Microchip Technology, geraadpleegd op 12 december 2025, https://www.microchip.com/en-us/solutions/industrial/fpga/smart-robotics

38. Design and Error Analysis of Material Sorting System Based on Machine Vision Web of Proceedings - Francis Academic Press, geraadpleegd op 12 december 2025, https://webofproceedings.org/proceedings_series/ESR/ISRME%202019/ISRME19103.pdf

39. FPGA or GPU? Analyzing comparative research for application-specific guidance - arXiv, geraadpleegd op 12 december 2025, https://arxiv.org/html/2511.06565v1

40. Convolutional Neural Network with INT4 Optimization on Xilinx Devices, geraadpleegd op 12 december 2025, https://docs.amd.com/api/khub/documents/SDFn1nGbW4R1ag1QuXRHRg/content

41. What Is int8 Quantization and Why Is It Popular for Deep Neural Networks? MathWorks, geraadpleegd op 12 december 2025, https://www.mathworks.com/company/technical-articles/what-is-int8-quantization-and-why-is-it-popular-for-deep-neural-networks.html

42. Optimizing Large Language Models through Quantization: A Comparative Analysis of PTQ and QAT Techniques - arXiv, geraadpleegd op 12 december 2025, https://arxiv.org/html/2411.06084v1

43. [2011.07317] Memory-Efficient Dataflow Inference for Deep CNNs on FPGA arXiv, geraadpleegd op 12 december 2025, https://arxiv.org/abs/2011.07317

44. lidar-ptq: post-training quantization for point cloud 3d object detection - arXiv, geraadpleegd op 12 december 2025, https://arxiv.org/pdf/2401.15865

45. INT8 vs. FP32: Optimizing AI object recognition in video streams - DDT, geraadpleegd op 12 december 2025, https://deepdyntech.com/int8-vs-fp32-optimizing-ai-object-recognition-in-video-streams/

46. Improving INT8 Accuracy Using Quantization Aware Training and the NVIDIA TAO Toolkit, geraadpleegd op 12 december 2025, https://developer.nvidia.com/blog/improving-int8-accuracy-using-quantization-aware-training-and-tao-toolkit/

47. Gradient-based Automatic Mixed Precision Quantization for Neural Networks On-Chip, geraadpleegd op 12 december 2025, https://arxiv.org/html/2405.00645v2

48. Binary Neural Networks in FPGAs: Architectures, Tool Flows and Hardware Comparisons, geraadpleegd op 12 december 2025, https://pmc.ncbi.nlm.nih.gov/articles/PMC10675041/

49. Concepts — hls4ml 0.8.1 documentation, geraadpleegd op 12 december 2025, https://fastmachinelearning.org/hls4ml/concepts.html

50. FPGA-QNN: Quantized Neural Network Hardware Acceleration on FPGAs - MDPI, geraadpleegd op 12 december 2025, https://www.mdpi.com/2076-3417/15/2/688

51. Why FPGAs Play a Critical Role in Robotics? - Vemeko FPGA, geraadpleegd in december 12, 2025, https://www.vemeko.com/blog/67194.html

52. Bare-Metal, RTOS, or Linux? Optimize Real-Time Performance with Altera SoCs, geraadpleegd op 12 december 2025, https://people.ece.cornell.edu/land/courses/ece5760/DE1_SOC/wp-01245-optimize-real-time-performance-with-altera-socs.pdf

53. Optical Sorting Equipment - TOMRA Auto sort Recycling Equipment - NIR Technology, geraadpleegd op 12 december 2025, https://vdrs.com/tomra-optical-sorting/

54. Analysis of Uncertainty in Conveyor Belt Condition Assessment Using Time-Based Indicators - MDPI, geraadpleegd op 12 december 2025, https://www.mdpi.com/2076-3417/15/14/7939

55. Edge AI vs Cloud AI: A Comparative Study of Performance Latency and Scalability - ijrmeet, geraadpleegd op 12 december 2025, https://ijrmeet.org/wp-content/uploads/2025/03/in_ijrmeet_Mar_2025_RG_24010_04_Edge-AI-vs-Cloud-AI-A-Comparative-Study-of-Performance-Latency-and-Scalability.pdf

56. The Energy-Efficient Hierarchical Neural Network with Fast FPGA-Based Incremental Learning This material is based upon work supported by the National Science Foundation under Grant No. 2234227. - arXiv, geraadpleegd op 12 december 2025, https://arxiv.org/html/2509.15097v1

57. Model-Architecture Co-Design for High Performance Temporal GNN Inference on FPGA, geraadpleegd op 12 december 2025, https://ieeexplore.ieee.org/document/9820671/

58. How to Choose the Right Conveyor Belt Speed?, geraadpleegd op 12 december 2025, https://www.sungda.com/index.php/how-to-choose-the-right-conveyor-belt-speed/

59. Conveyor Belt Speed and Pulley Diameter | bulk-online, geraadpleegd op 12 december 2025, https://www.bulk-online.com/en/forum/trough-belt-conveying/conveyor-belt-speed-and-pulley-diameter

60. Relationship Between Belt Speed, lump Size, and Belt Width - SKE Industries, geraadpleegd op 12 december 2025, https://www.skecon.com/knowledge/relationship-between-belt-speed-lump-size-and-belt-width.html

61. Recycling Equipment | Machinex, geraadpleegd op 12 december 2025, https://www.machinexrecycling.com/wp-content/uploads/2025/02/BrochureEquipementEN_web-3.pdf

62. Mechanical Separators - Machinex, geraadpleegd op 12 december 2025, https://www.machinexrecycling.com/sorting/equipment/screening-separators/

63. What You Need to Know About Jitter in Industrial Automation - DO Supply, geraadpleegd op 12 december 2025, https://www.dosupply.com/tech/2023/01/09/what-you-need-to-know-about-jitetr-in-industrial-automation/

64. Generating Systolic Array Accelerators With Reusable Blocks, geraadpleegd op 12 december 2025, https://ceca.pku.edu.cn/docs/20200915170624995514.pdf

65. FPGA Implementation of Cycle-Reduced Diagonal Data Flow Systolic Array for Edge Device AI - IEEE Xplore, geraadpleegd op 12 december 2025, https://ieeexplore.ieee.org/iel7/10395912/10395932/10396567.pdf

66. Low latency optical-based mode tracking with machine learning deployed on FPGAs on a tokamak - arXiv, geraadpleegd op 12 december 2025, https://arxiv.org/html/2312.00128v3

67. Bridging the Gap Between AI Quantization and Edge Deployment: INT4 and INT8 on the Edge - OpenReview, geraadpleegd op 12 december 2025, https://openreview.net/pdf?id=legjTSXjbD

68. Quantization Deep Dive: From FP32 to INT4 - The Complete Guide - Abhik Sarkar, geraadpleegd op 12 december 2025, https://www.abhik.xyz/articles/quantization-deep-dive

69. Bare-Metal RISC-V + NVDLA SoC for Efficient Deep Learning Inference - arXiv, geraadpleegd op 12 december 2025, https://arxiv.org/html/2508.16095v2

70. Embedded Linux vs bare metal: Which is better? - Liquid Web, geraadpleegd op 12 december 2025, https://www.liquidweb.com/blog/bare-metal-linux/

71. How to Take Your Optical Sorter to Peak Performance - Van Dyk Recycling Solutions, geraadpleegd op 12 december 2025, https://vdrs.com/expert-tips/how-to-take-your-optical-sorter-to-peak-performance/