חוק מור מת. הבינה המלאכותית היא הדפיברילטור: הצורך האסטרטגי בלמידה מתגמלת ב ארכיטקטורות סיליקון של דור הבא

תקציר מנהלים: תהום הסיליקון

תעשיית השבבים העולמית עומדת בצומת מסוכן, בנקודת שינוי ש היסטוריוני הטכנולוגיה כנראה יסמנו כסוף עידן "הסקיילינג הקלאסי". במשך יותר מחמישה עשורים, התעשייה צעדה לפי המטרונום הקצבי של חוק מור, התצפית האמפירית שעומס הטרנזיסטורים יוכפל בערך כל שנתיים, ויספק דיבידנד צפוי של ביצועים ויעילות. קצב זה תמך בכלכלת הדיגיטל, והאפשר הכול ממהפכת המחשב האישי ועד עליית מחשוב הענן והנפוצות של הסמארטפונים. אולם, כשתהליכי ייצור דוחפים אל גבולות האטומים של 3nm, 2nm וצמתי אנגסטרום שמתקרבים, מנוע ההתקדמות המסורתי נעצר. נכנסנו לעידן שבו הפיזיקה נלחמת בחזרה. "ארוחת החינם" של האצות אוטומטיות מקטנת ליתוג היא מאחורינו, והיא הוחלפה בנוף ברוטלי של throttling תרמי, מעבר קוונטי וצווארי בקבוק בחיבורים שמאיימים לעצור את ההתקדמות המחישובית. ¹

המשבר שאנו מתמודדים איתו הוא לא רק משבר פיזיקה ייצורית; זה משבר מורכבות תכנון. System-on-Chip (SoC) מודרני הוא כנראה הארטיפקט המורכב ביותר ש האנושות בנתה אי פעם, ובו מיליארדים טרנזיסטורים מאורגנים בהיררכיות מסובכות של לוגיקה, זיכרון וחיבורים. מרחב התכנון למיקום רכיבים אלה—אופטימיזציה של הספק, ביצועים ושטח (PPA)—עולה על מספר האטומים ביקום הנראה. במשך עשורים, מהנדסים אנושיים, בסיוע כלים של אוטומציה לתכנון אלקטרוני (EDA) מבוססי היוריסטיקה, ניווטו במרחב זה באמצעות אינטואיציה וכללי אצבע. היום, הגישה הזו הגיעה לתקרה קוגניטיבית קשה. בעיית מיקום מיליארדים רכיבים כדי למזער אורך חוט וחום תוך עמידה באלפי אילוצים קשיחים חורגת מעומס הקוגניטיבי האנושי. כלים מסורתיים, שמסתמכים על אלגוריתמים כמו Simulated Annealing שפותחו בשנות ה-1980, לוכדים תכנונים באופטימות מקומיות, ולא מסוגלים לתפוס מהלכים ארכיטקטוניים גלובליים הנדרשים לשחרור הפוטנציאל של ליתוג EUV (Extreme Ultraviolet). ³

מאמר לבן זה משמש כמניפסט של Veriprajna, ומגדיר את המסגרת ל שינוי פרדיגמה מהיוריסטיקות ממוקדות-אדם לתכנון מקורי-בינה מלאכותית. אנו טוענים כי בינה מלאכותית—במיוחד למידה מתגמלת עמוקה (RL)—היא הדפיברילטור הנחוץ ל חוק מור. על ידי הגדרה מחדש של התכנון הפיזיקלי של שבבים לא כמשימת אופטימיזציה סטטית אלא כ משחק סדרתי דמוי שחמט או Go, אנו משחררים היכולת לגלות ארכיטקטורות "אקסטר-טריטוריאליות": פריסות שמתריסות סימטריה ואינטואיציה אנושית אבל מאומתות בפיזיקה כמהירות, קרות ויעילות יותר. אנו מנתחים העבודה פioneering של AlphaChip של Google וה אימות התעשייתי על ידי ענקיות כמו MediaTek ו-NVIDIA, ומדגימים שסוכני RL אינם כלי ניסוי אלא מנועי הדומיננטיות החדשים בסיליקון. ⁶ לארגון, המעבר לפתרונות Deep AI כבר לא ניסוי R&D אופציונלי; זו האסטרטגיה המכריעה ל הישרדות בעידן הפוסט-מור.

1. מות חוק מור והתקרה הקוגניטיבית

1.1 התמוטטות הסקיילינג הקלאסי

כדי להבין את ההכרחיות של בינה מלאכותית בתכנון שבבים, צריך תחילה להעריך את גודל הבעיה שעומדת בפני סקיילינג מסורתי. התחזית של Gordon Moore מ-1965 הייתה ביסודה תצפית כלכלית: ככל שרכיבים קטנים, הם זולים יותר לייצור ב נפח, ומניעים מחזור חיובי של אינטגרציה. במשך עשורים, זה התקיים. Dennard Scaling ליווה חוק מור, ומבטיח שככל שטרנזיסטורים קטנים, עומס הספק שלהם נשאר קבוע, ומאפשר עליית מהירות שעון בלי להמיס את השבב.

Dennard Scaling התמוטט באמצע שנות ה-2000 בגלל זרמי דליפה ומגבלות תרמיות, ואילץ את התעשייה לעידן הריבוי-ליבות. כעת, חוק מור עצמו נכשל. העלות ל טרנזיסטור בצמתים מתקדמים כמו 3nm עולה, לא יורדת, בגלל המורכבות הקיצונית של multi-patterning וליתוג High-NA EUV. יתרה מזאת, שיפורי הביצועים דועכים. נכנסנו לעידן "Dark Silicon", שבו אילוצים תרמיים מכתיבים ש אחוז משמעותי מהטרנזיסטורים של השבב חייבים להישאר כבויים בכל רגע נתון כדי למנוע התדרדרות תרמית. הצוואר הבקבוק הועבר משער הטרנזיסטור לחוט. ב תהליכי ננומטר מודרניים, ההתנגדות והקיבול של חיבורי נחושת מיקרוסקופיים דומינים בהשהיית אות ובצריכת הספק. אות יכול לחצות שער לוגיקה בפיקו-שניות אבל עשוי לקחת ננו-שניות לעבור את ה-die דרך מבוך חוטים מתנגד. ¹

מציאות פיזיקלית זו מצביעה על כך שהסידור הגיאומטרי של בלוקים—תכנון פריסה (floorplanning)—הוא הגורם המכריע ביותר לביצועים של שבב. פריסה גרועה שמאריכה נתיבים קריטיים לא ניתנת לתיקון עם טרנזיסטורים מהירים. פריסות "Manhattan" שמהנדסים אנושיים מעדיפים—שורות ועמודות מסודרות וישרות—הן ארטיפקטים אסתטיים של מגבלות ארגוניות אנושיות, לא אופטימות פיזיקליות. הן יעילות להבנה אנושית אבל לא יעילות לזרימת אלקטרונים. ³

1.2 עומס קוגניטיבי ופיצוץ מרחב החיפוש

המורכבות של סינתזה לוגית מודרנית ותכנון פיזיקלי מדהימה. מאיץ בינה מלאכותית או CPU שרת יכול להכיל אלפי מקרו-זיכרון (SRAMs) ומיליוני תאי לוגיקה סטנדרטיים. מספר התמורות של מיקומים אפשריים הוא כה גדול ש חיפוש brute-force בלתי אפשרי.

מעצבים חייבים לאופטימיזציה סימולטיבית של מטרות סותרות:

1.​ אורך חוט (HPWL): מזעור האורך הכולל של חיבורים כדי להפחית השהיה ו הספק דינמי.

2.​ סגירת תזמון (Timing Closure): הבטחה שאותים מגיעים ל-flip-flops בתוך חלון מחזור שעון מדויק, על מיליארדים נתיבים.

3.​ צפיפות (Congestion): הבטחה שיש מספיק מקום פיזי בשכבות המתכת לנתיב חוטים בלי קצרים.

4.​ צפיפות תרמית: פיזור לוגיקה בעלת פעילות גבוהה כדי למנוע נקודות חם שמפחיתות אמינות או מפעילות throttling.

מהנדסים אנושיים מתמודדים עם מורכבות זו באמצעות "חלק ומשול". הם מפרקים השבב לבלוקים קטנים וניתנים לניהול, מאופטימיזציה אותם בנפרד, ואז מחברים אותם. למרות שמעשי, גישה זו מוותרת על אופטימליות גלובלית. אופטימיזציה בבלוק אחד עשויה ליצור סיוט צפיפות בבלוק סמוך, אבל המעצב האנושי לא יכול לסמלץ מנטלית את אפקטי הגל של החלטת מיקום על כל המערכת. הגענו למגבלות אופטימיזציה של "wetware". ³

1.3 כישלון ההיוריסטיקות

כלי EDA מסורתיים תוכננו לסייע למהנדסים אנושיים באוטומציה של המרכיבים מייגעים בתהליך. הם מסתמכים על "היוריסטיקות"—כללי אצבע שנגזרו מניסיון עבר. לדוגמה, "מקם בלוקים מחוברים קרוב יחד" הוא היוריסטיקה. למרות שבדרך כלל הגיוני, זה נכשל בהתחשב באפקטים מסדר שני כמו צפיפות נתיבים או ירידת מתח ברשת הספק באזור צפוף.

אלגוריתמים כמו Simulated Annealing (SA), הסטנדרט התעשייתי לתכנון פריסה מאז שנות ה-1980, מנסים למצוא פריסות טובות על ידי הזזה אקראית של בלוקים ו"קירור" המערכת ל התקבעות בפתרון. אולם SA סובל משני פגמים קטלניים בהקשר מודרני. ראשית, הוא חסר זיכרון . בכל פעם שאלגוריתם SA רץ, הוא מתחיל מזרע אקראי. הוא לא לומד דבר מהריצה הקודמת, ולא מעביר ידע מתכנון דור קודם של שבבים. הוא שורף משאבי חישוב משתנים לפתרון אותה מחלקת בעיות שוב ושוב מאפס. שני, הוא בקלות לוכד ב מינימות מקומיים . בנוף מחוספס ובממדים גבוהים של מדדי PPA (Power, Performance, Area) מודרניים, SA לעיתים מתקבע על פתרון "מספיק טוב" כי הוא לא יכול "לראות" האופטימום הגלובלי מוסתר מאחורי רidge של עלות גבוהה. ⁴

התוצאה היא שתכנון שבבים נשאר תהליך אינטנסיבי בכוח אדם ואיטרטיבי. צוותים של מהנדסי תכנון פיזיקלי מומחים מבלים שבועות או חודשים בכיוונון ידני של פריסות, בהזזה ידנית של מקרו-בלוקים כדי לתקן הפרות תזמון שהכלים ההיוריסטיים פספסו. צוואר בקבוק "אדם-בלולאה" זה הוא המניע העיקרי של עליית העלות ו זמן-עד-שוק של סיליקון מתקדם. ¹²

2. שינוי פרדיגמה: תכנון שבבים כמשחק

2.1 מהיוריסטיקות לאינטואיציה שנלמדה

Veriprajna תומכת בשינוי יסודי בפילוסופיה של אוטומציה לתכנון: מעבר מ היוריסטיקות (כללים סטטיים) ל אינטואיציה שנלמדה (מדיניות דינמית). בדיוק כמו שאב-מאסטר בשחמט לא מחשב כל מהלך אפשרי אלא מסתמך על אינטואיציה עמוקה ומותאמת-דפוסים לזיהוי הקווים החזקים, סוכן בינה מלאכותית יכול לפתח "אינטואיציה" לפיזיקה של סיליקון.

שינוי פרדיגמה זה מופעל על ידי למידה מתגמלת עמוקה (RL) . במסגרת זו, אנו מתייחסים לתכנון פריסה של שבבים לא כבעיה מתמטית לפתרון, אלא כמשחק לשחק.

●​ הלוח: die הסיליקון (canvas), מפורק לגריד של נקודות מיקום.

●​ החלקים: רכיבי netlist—מקרו-זיכרון, אשכולות לוגיקה ובלוקי IP.

●​ המהלכים: מיקום רכיב ב $(x, y)$ קואורדינטה ואוריינטציה ספציפית.

●​ הניקוד: פונקציית תגמול מורכבת שנגזרת מהתכונות הפיזיקליות של הפריסה הסופית (אורך חוט, הספק, שטח, תזמון).

על ידי שחק במשחק זה מיליוני פעמים על שבבים מגוונים, סוכן RL לומד מדיניות מוכללת. הוא לומד שמיקום בקרי זיכרון ליד ממשק I/O מפחית השהיה. הוא לומד שסידור יחידות אריתמטיות בדפוס אשכול ספציפי מפחית צפיפות. קריטית, הוא לומד כללים אלה לא כי אדם תכנת אותם, אלא כי הוא קיבל תגמול על כך. ³

2.2 תהליך Markov Decision Process (MDP) לסיליקון

טכנית, אנו מגדירים בעיית תכנון פריסה כ-Markov Decision Process (MDP).

1.​ מרחב מצב ($S_t$): בשלב $t$, המצב כולל הפריסה החלקית הנוכחית (אילו בלוקים הוצבו), "מסכה" של מקום זמין על canvas, וייצוג עשיר-תכונות של הבלוקים הלא-ממוקמים שנותרו (גרף netlist). המצב חייב ללכוד הטופולוגיה המורכבת של המעגל—אילו בלוקים מחוברים לאילו, ו בכמה חוזק. ¹²

2.​ מרחב פעולה ($A_t$): הפעולה היא ההחלטה היכן למקם המקרו הבא. ב ניסוח AlphaChip, canvas מפורק לגריד (למשל, $128 \times 128$), והפעולה היא בחירת תא גריד. תהליך החלטה סדרתי זה שונה ממקמים אנליטיים שמנסים לפתור לכל המיקומים בו-זמנית. אופי הסדרתי מאפשר לסוכן להתאים אסטרטגיה בהתאם למציאות המתגבשת של הפריסה. ¹²

3.​ הסתברות מעבר ($P$): הסביבה דטרמיניסטית; מיקום בלוק בתא $(i, j)$ תופס באמינות את המקום ומעדכן מפת צפיפות.

4.​ פונקציית תגמול ($R_t$): זה מניע ההתנהגות. בניגוד למשחקי לוח עם אות ניצחון/הפסד sparse, תכנון שבבים מציע תגמול dense ורב-מטרתי. התגמול $R$ הוא בדרך כלל סכום משוקלל שלילי של עלויות, למזעור: ​ ​ $$R = - (\alpha \cdot \text{HPWL} + \beta \cdot \text{Congestion} + \gamma \cdot \text{Density} + \delta \cdot \text{TimingPenalty})$$ ​ ​ כאשר HPWL הוא Half-Perimeter Wire Length (פרוקסי לאורך חוט). הסוכן מחפש למקסם תגמול מצטבר, שמתאים למזעור עלויות PPA.12

2.3 תופעת הפריסה "האקסטר-טריטוריאלית"

אחת האימותים המרשימים ביותר של גישה זו היא האופי החזותי של התכנונים המתקבלים. מהנדסים אנושיים, מוגבלים בצורך לניהול קוגניטיבי, מעדיפים קיבוץ לוגי וסימטריה. אנו ממקמים בלוקי זיכרון בעמודות מסודרות ולוגיקה באזורים מלבניים. אנו מכנים זאת פריסה "Manhattan" כי היא דומה למבנה בלוקים של עיר.

סוכני RL, לעומת זאת, לא מעוניינים בצורך האנושי לסדר חזותי. נאמנותם העיקרית היא לפיזיקה של פונקציית העלות. כתוצאה, פריסות שנוצרו בבינה מלאכותית נראות לעיתים קרובות כאוטיות ל עין האנושית. מקרו-בלוקים מפוזרים באשכולות לא סדירות; עננים לוגיים נראים אמורפיים. אלה מכונים "פריסות אקסטר-טריטוריאליות" (Alien Layouts). אולם, בסימולציה, תצורות אקסטר-טריטוריאליות אלה עולות בעקביות על תכנונים אנושיים. "הכאוס" היא למעשה סדר גבוה יותר— היפר-אופטימיזציה שממזערת המרחק האוקלידי של nets קריטיים בדרך שגיאומטריה אנושית קשיחה לא יכולה. הבינה המלאכותית מגלה שהנתיב הקצר ביותר לאות הוא לעיתים רחוק מ קו ישר על ציר קרדינלי, אלא לעיתים אריגה מסובכת דרך המקום הזמין. זהו אפקט "הדפיברילטור": הזרקת חיוניות אופטימלית-פיזיקלית לא-אינטואיטיבית לתהליך תכנון סטגנטי. ⁶

3. מהפכת AlphaChip: צלילה טכנית עמוקה

3.1 ארכיטקטורת הגילוי

AlphaChip של Google (שפורסם לראשונה במאמר Nature 2021) עומד כ"רגע ספוטניק" של בינה מלאכותית ב-EDA. זו הייתה ההדגמה המחמירה הראשונה שסוכן למידה מתגמלת עמוקה יכול לעלות על צוותים אנושיים מומחים בשבבים מסחריים. הבנת ארכיטקטורת AlphaChip חיונית להבנת הפוטנציאל של גישת Veriprajna.

החידוש המרכזי של AlphaChip הוא היכולת לתפוס netlist השבב לא כרשימת טקסט, אלא כגרף. רשתות Convolutional Neural Networks (CNNs) סטנדרטיות מצטיינות בעיבוד תמונות (גרידים סדירים של פיקסלים). אולם, netlist הוא hypergraph—רשת לא סדירה של שערי לוגיקה מחוברים בחוטים. שני שערים עשויים להיות סמוכים בטקסט netlist אבל מיועדים לפינות מנוגדות של השבב, או להיפך.

AlphaChip משתמש ב Edge-Based Graph Neural Network (Edge-GNN) חדשני.

●​ Embeddings: המערכת יוצרת embedding וקטורי לכל node (מקרו/אשכול) וכל edge (חוט) ב-netlist.

●​ Message Passing: דרך שכבות מרובות של GNN, מידע מועבר על פני הגרף. node בקר זיכרון "לומד" שהוא מחובר חזק ל node יחידת לוגיקה אריתמטית (ALU) ספציפי שלוש hops מרחק. embeddings המתקבלים לוכדים "מרכזיות" ו"כבידה" טופולוגית של כל רכיב.

●​ Policy and Value Networks: embeddings אלה מוזנים לשתי רשתות עצביות. Policy Network מנבא התפלגות הסתברות של המהלך הטוב הבא (היכן למקם הבלוק הנוכחי). Value Network מעריך איכות סופית צפויה של השבב מהמצב החלקי הנוכחי, ומנווט החיפוש. 3.2 Pre-training וTransfer Learning ³

ה"כוח-על" של AlphaChip, והמבדיל המרכזי מ-Simulated Annealing, הוא

Transfer Learning . Google pre-trained הסוכן על מערך נתונים מגוון של בלוקי שבב—בקרי זיכרון, ליבות TPU, ממשקי PCIe ותכנוני RISC-V בקוד פתוח (כמו Ariane). על ידי תרגול על נופים מגוונים, הסוכן לומד עקרונות כלליים של תכנון פריסה. הוא לומד, למשל, שמיקום בלוקים עתירי-נתיבים במרכז die בדרך כלל גורם לצפיפות. כשמוצג בלוק TPU חדש ולא נראה, הסוכן לא התחיל מאפס (tabula

rasa). הוא התחיל עם אינטואיציה pre-trained. זה אפשר לו להתכנס לפריסה מעל-אנושית תוך שעות, בעוד צוותים אנושיים בילו שבועות. ככל שהסוכן תכנן יותר שבבים (TPU v5e, v5p, Trillium), הוא חכם יותר, ויצר מחזור חיובי של שיפור שאין כלי היוריסטי שיכול להתאים. 3.3 מדדי העליונות ⁶

ההשפעה של AlphaChip על דורות TPU של Google ניתנת לכימות ועמוקה.

●​ מהירות: דחיסת מחזור תכנון מחודשים לשעות.

●​ אורך חוט: הפחתה משמעותית באורך חוט כולל, מתואמת ישירות להפחתת

קיבול והספק. ●​ שטח: דחיסה טובה יותר של מקרו-בלוקים אפשרה הקטנת שטח die או הוספת יותר

לוגיקה באותו footprint. ●​ תזמון: סוכן RL אופטימיזציה סגירת תזמון, והפחית מספר נתיבי "negative slack"

שדורשים תיקון ידני. ​ ב-TPU Trillium דור 6, AlphaChip שימש לתכנון חלק

גדול יותר מהבלוקים, ותרם לעלייה של 4.7x בביצועי חישוב שיא ו-67% שיפור ביעילות אנרגטית בהשוואה לדור הקודם.6 4. אימות תעשייתי: מקרה בוחן MediaTek

בעוד שהצלחת Google עשויה להיות מיוחסת כיתרון ייחודי של hyperscaler עם

חישוב אינסופי, אימוץ הטכנולוגיה על ידי MediaTek, חברת שבבים fabless מובילה, מוכיח את הכשירות המסחרית הרחבה. MediaTek ניצלה עקרונות AlphaChip לאופטימיזציה של SoCs Dimensity flagship, שמניעים מיליוני מכשירי Android בעולם. 4.1 Dimensity ושלישיית PPA

יישום MediaTek של תכנון פריסה RL ממוקד בשלישייה הקדושה של סיליקון מובייל:

Power, Performance, and Area (PPA). בשוק מובייל תחרותי קיצוני, שיפור של 5% בחיי סוללה או הפחתה של 2% בגודל die יכולים לקבוע הובלה בשוק. טבלה 1: שיפורי ביצועים Dimensity 9400/9500 (מיוחסים לתכנון

מתקדם ותהליך) מדד

מדד	שיפור לעומת דור קודם	משמעות אסטרטגית
ביצועי ליבה בודדת	+35% (Dimensity 9400)	הפעלת אפליקציות מהירה ו תגובתיות.
ביצועי ריבוי-ליבות	+28% (Dimensity 9400)	ריבוי-משימות משופר ו עיבוד רקע.
יעילות אנרגטית	+40% (Dimensity 9400)	חיי סוללה ארוכים משמעותית ב; קריטי לעומסי 5G/בינה מלאכותית.
יעילות GPU	+44% חיסכון בהספק	גיימינג "ברמת קונסולה" ב מובייל בלי throttling תרמי.
עיבוד בינה מלאכותית (NPU)	2x חישוב / 33% פחות הספק	מאפשר בינה מלאכותית גנרטיבית על-מכשיר (LLMs, Stable Diffusion).

נתונים מסונתזים מהודעות לעיתונות וניתוחים טכניים של MediaTek. ¹⁸

בעוד שהשיפורים הם מורכבים משיפורי צומת תהליך (TSMC 3nm), שינויים ארכיטקטוניים (All Big Core) ותכנון פיזיקלי, בכירי MediaTek ייחסו במפורש "EDA חכם" ואלגוריתמי RL לאפשר פריסות שסיפקו מדדים אלה. במיוחד, סוכן RL עזר לאופטימיזציה של מיקום L3 cache מורכב ו היררכיות בקר זיכרון, והפחית אורך חוט והשהיה שמתורגמים ישירות ל מספרי יעילות אנרגטית. ⁶

4.2 אפקטי גל חוצי-תעשייה

הצלחת MediaTek הפעילה גל "FOMO" (Fear Of Missing Out) בכל התעשייה.

מתחרים ושותפים מכירים שאופטימיזציה PPA מונעת-RL היא הכרח תחרותי.

●​ Samsung Foundry דיווחה על שימוש בזרימות דומות מונעות-בינה מלאכותית להפחתת הספק ב-8% על בלוקים קריטיים ושיפור תזמון ביותר מ-50% תוך שבועות ולא חודשים. ²²

●​ אימות אקדמי: פרופסורים מ-Harvard, NYU ו-Georgia Tech ציטטו גישת AlphaChip כ"אבן יסוד" של מחקר מודרני, ומאמתים שזה קידום מדעי יסודי, לא רק תכונה מוצר. ⁶

5. מעבר לתכנון פריסה: תאים סטנדרטיים ונתיבים

חזון Veriprajna חורג ממיקום מקרו-בלוקים גדולים. מהפכת RL היא פרקטלית; היא חלה בקנה מידה מקרו ובקנה מידה מיקרו.

5.1 NVIDIA NVCell: האופטימיזציה המיקרו

בעוד Google התמקדה ב"מראה מקרו", NVIDIA Research ממקדת בעולם המיקרוסקופי של פריסת תא סטנדרטי . תא סטנדרטי (למשל, שער NAND או Flip-Flop) הוא היחידה האטומית של תכנון דיגיטלי. אופטימיזציה של הפריסה הפנימית של תאים אלה—סידור הטרנזיסטורים ו חיווט פנימי—היא עבודה מפורטת כואבת שמעורבת ב-Design Rule Checks (DRC) מורכבים ב רמת 3nm/2nm.

מסגרת NVCell של NVIDIA משתמשת בלמידה מתגמלת לאוטומציה של תהליך זה.

●​ הגישה: NVCell משתמש בשילוב Simulated Annealing למיקום ראשוני וסוכן RL לנתיב מפורט ותיקון DRC. סוכן RL לומד "לנקות up" הפריסה, מזיז חוטים ו-vias כדי לעמוד בכללי ייצור תוך מזעור שטח.

●​ התוצאות: NVCell יוצר פריסות ש 92% קטנות או שוות בשטח לפריסות שעוצבו ידנית על ידי מהנדסי layout מומחים. הוא משיג זאת עם אפס אינטראקציה אנושית.

●​ המשמעות: על ידי הקטנת ספריית התאים הסטנדרטיים עצמה, כל שבב שנבנה עם ספרייה זו קטן ויעיל יותר. זה יתרון מכפיל. ⁷

5.2 חזית הנתיבים

המכשול המרכזי הבא הוא Routing —חיבור רכיבים ממוקמים עם מיליוני חוטים על 10-15 שכבות מתכת. זו בעיית פתרון מבוך תלת-ממדי בקנה מידה עצום. נתבים מסורתיים (כמו חיפוש A*) מנתבים nets בסדר. הם מנתבים Net A, ואז Net B. כשהם מגיעים ל-Net Z, הלוח עמוס, מה שמוביל לצפיפות ועקיפות ארוכות.

סוכני RL מפותחים לביצוע routing "מודע-צפיפות". על ידי הגדרת routing כ בעיית pathfinding רב-סוכנים, הבינה המלאכותית יכולה לצפות צפיפות. סוכן שמנתב Net A עשוי לבחור נתיב מעט ארוך במכוון כדי להשאיר ערוץ קריטי פתוח ל-Net B, שהוא יודע (מה-embedding GNN) שזה נתיב קריטי-תזמון. "שיתוף פעולה" foresight זה בלתי אפשרי להיוריסטיקות סדרתיות אבל טבעי לסוכני RL מאומנים על פונקציות תגמול גלובליות. ⁶

6. גישת Veriprajna: Deep AI לארגון

דוגמאות Google ו-NVIDIA מייצגות שיא R&D של hyperscaler. אולם, לשוק השבבים הרחב—רכב, IoT, תעשייה וצרכנים אלקטרוניקה—אימוץ RL הוא לא פשוט כשכפול repository GitHub. יש נדבך עמוק בין מאמר מחקר בקוד פתוח וזרימת tape-out ברמת ייצור. Veriprajna קיימת לגשר על הפער. 6.1 ההבחנה "Wrapper" מול "Deep AI"

חברות ייעוץ רבות מציעות היום "בינה מלאכותית ל-EDA" שמסתכמת בלא יותר מעטיפות

LLM—צ'אטבוטים שכותבים סקריפטים Tcl לכלים מסורתיים. למרות שימושי לפרודוקטיביות, זה לא טרנספורמטיבי. זה לא משנה הפיזיקה של השבב. Veriprajna מספקת פתרונות Deep AI . אנו לא רק אוטומטיזציה של ממשק הכלי; אנו

מחליפים מנוע האופטימיזציה בתוך הלולאה. סוכנינו מתקשרים ישירות עם netlist וממנוע הפיזיקה, ומבצעים מיליוני החלטות מיקום על בסיס מדיניות RL, לא רק פקודות scripting. 6.2 אתגר מפעל הנתונים

המחסום העיקרי לכניסה ל-RL הוא נתונים. סוכני RL "רעבים" לנתונים. Google נהנה מהמזל

של מאגר מאוחד של כל TPU שתוכנן. רוב הארגונים מחזיקים נתונים "מלוכלכים"—תכנונים legacy מפוזרים על שרתים, בפורמטים שונים (LEF/DEF, GDSII), עם naming לא עקבי. כללי naming. פתרון Veriprajna: אנו בונים EDA Data Lake. התשתית שלנו מייבאת קבצי תכנון legacy, מנקה ומנרמלת אותם, וממירה אותם למערכי נתוני אימון "offline RL". אנו הפיכת היסטוריית tape-outs של החברה לנכס תחרותי, ומאמנים "מוח ארגוני" מותאם שמגלם את החוכמה המצטברת של צוותי התכנון שלכם בעשר השנים האחרונות.6

6.3 בעיית האמון ב"קופסה שחורה"

מכשול תרבותי מרכזי הוא אופי "קופסה שחורה" של רשתות עצביות. מהנדס מנוסה מסתכל על פריסה RL "אקסטר-טריטוריאלית" ושואל: "למה הוא שם מחלק השעון שם? זו hallucination?" פתרון Veriprajna: אנו מיישמים Explainable AI (XAI) ל-EDA. לוחות הבקרה שלנו לא רק מציגים התוצאה הסופית; הם מציגים "Reward Trajectory". אנו מדגימים חזותית תהליך ההחלטה של הסוכן, ומדגישים מפות רגישות שמראות אילו אילוצים (צפיפות, תזמון, תרמי) הניעו החלטות מיקום ספציפיות. אנו מוכיחים שהמיקום "אקסטר-טריטוריאלי" לא אקראי, אלא תגובה מחושבת לנקודת חם צפיפות שהמהנדס האנושי לא שם לב לה. ²⁷

6.4 תשתית ועלות

אימון סוכני RL דורש חישוב GPU משמעותי. מבקרים מצביעים על עלות חישוב גבוהה של אימון כחיסרון. אולם, זה סחר CAPEX מול OPEX.

●​ מסורתי: OPEX גבוה בשכר מהנדסים וחודשים של עיכוב (עלות הזדמנות).

●​ מונע-RL: CAPEX חישוב גבוה ראשוני (אימון), אבל עלות שולית כמעט אפסית ל inference (יצירת תכנונים חדשים) והפחתה משמעותית בזמן-עד-שוק. ​ Veriprajna אופטימיזציה זאת באמצעות Transfer Learning. אנו pre-train "Foundation Model" לתכנון שבבים על נתונים ציבוריים (OpenROAD, RISC-V). מעורבות לקוח דורשת רק "fine-tuning" על IP ספציפי, והפחית עלות חישוב בסדרי גודל בהשוואה לאימון מאפס.12

7. נוף השוואתי: Veriprajna מול כלים מסחריים

ענקיות EDA, Synopsys ו-Cadence, גם הכירו בטרנד הבינה המלאכותית. חשוב למקם גישת Deep AI של Veriprajna מול פתרונות incumbent אלה.

טבלה 2: ניתוח השוואתי של פתרונות AI-EDA

תכונה	Synopsys DSO.ai	Cadence Cerebrus	Veriprajna (Deep RL)
טכנולוגיה ליבה	AI-driven Design Space Exploration (DSE). כיוונון פרמטרים כלי. parameters.	Reinforcement Learning ל כיוונון פרמטרים ו אופטימיזציה זרימה.	Deep RL לתכנון פיזיקלי ישיר. סוכנים ממקמים מקרו-בלוקים/תאים ישירות.
רמת אופטימיזציה	Meta-Optimizatio n: מריץ הכלי הסטנדרטי פעמים רבות עם הגדרות שונות (knobs). Flow	אופטימיזציה זרימה: אוטומציה של שלבי זרימת RTL-to-GDS steps. Atomic	אופטימיזציה אטומית: הסוכן_הוא_ המקם. agent_is_ the placer. It plays the game of placement. יכולת "אקסטר-טריטוריאלית"
נמוכה. עדיין מסתמך על	התשתית מנועי placer אנליטיים מנועים.	בינונית. יכול למצוא הגדרות זרימה לא-אינטואיטיביות, אבל הפריסה מוגבלת על ידי legacy engines.	גבוהה. יוצר fundamentally novel topologies ("פריסות אקסטר-טריטוריאליות").
היקף למידה	פרויקט-ספציפי.	Reinforcement	Foundation

Col1	לעיתים לומד מחדש ל תכנונים חדשים.	learning עם יכולות transfer חלקיות.	Model. Pre-trained על מערכי נתונים עצומים; transfer learning אמיתי חוצה ארכיטקטורות.
שקיפות	מוצר קופסה שחורה.	אקוסיסטם פרופרייטרי.	פתוח/מותאם אישית. הלקוח מחזיק המדיניות והמשקלים המאומנים.
מודל כלכלי	תוסף רישוי יקר.	תוסף רישוי יקר.	פתרון/שירות. אנו בונים היכולת בתוך הארגון שלכם.

ניתוח מבוסס ספרות תעשייתית והשוואות טכניות. ²²

בעוד DSO.ai ו-Cerebrus הם כלים מצוינים לאופטימיזציה של פרמטרים של זרימות קיימות (למשל, מציאת רמות synthesis effort נכונות), Veriprajna שואפת להחליף אלגוריתמים עצמם במדיניות שנלמדה. אנו לא רק מכווננים המנוע; אנו מחליפים מנוע בנזין פנימי במנוע חשמלי.

8. סיכום: מפת אסטרטגיה לעידן הפוסט-מור

חוק מור מת. הדופק האמין של סקיילינג מונע-פיזיקה נפסק. אבל הדרישה לחישוב—מונעת מהמהפכת הבינה המלאכותית שאנו דנים בה—מאיצה באקספוננטה. סטייה זו בין אספקה (סקיילינג סיליקון) ודרישה (חישוב בינה מלאכותית) יוצרת משבר שרק הבינה המלאכותית עצמה יכולה לפתור.

למידה מתגמלת היא הדפיברילטור. היא מפעילה מחדש לב התעשייה על ידי שחרור ממד חדש של סקיילינג: סקיילינג מורכבות . אם לא נוכל להקטין הטרנזיסטורים הרבה יותר, חייבים לסדר אותם הרבה יותר חכם.

לארגון השבבים, הנתיב קדימה ברור אבל מאתגר. הוא דורש טרנספורמציה של תרבות ההנדסה:

1.​ אמצו האקסטר-טריטוריאלי: עברו את הנטייה לפריסות "Manhattan" קריאות-אדם. סמכו בתוצאות מאומתות-פיזיקה של הסוכן.

2.​ השקיעו בתשתית נתונים: תכנוני legacy שלכם הם IP היקר ביותר. נקו אותם, אחסנו אותם, והשתמשו בהם לאימון הבינה המלאכותית שלכם.

3.​ עברו מכוח אדם לחישוב: צוות תכנון elite של העתיד הוא לא 50 מהנדסים שעושים layout ידני, אלא 5 מהנדסים שמנווטים צי של סוכני RL שרצים על אשכול GPU.

Veriprajna מוכנה להיות השותפה בטרנספורמציה זו. אנו לא מוכרים כלים; אנו מספקים היכולת לתכנן הבלתי אפשרי. אנו בונים העתיד שבו שבבים מתכננים שבבים, ויוצרים לולאה רקורסיבית של אינטליגנציה שתניע את התעשייה הרבה מעבר מגבלות חוק מור.

הלוח מוכן. החלקים זזים. הגיע הזמן לתת לסוכן לשחק המשחק.

נספח: מילון טכני

Edge-GNN (Graph Neural Network): סוג רשת עצבית שמעבדת נתונים מובנים כגרף (nodes ו-edges). "Edge-centric" משמעו שהרשת מעדכנת במפורש ייצוגים לחוטים (edges) ולשערים (nodes), קריטי להבנת צפיפות נתיבים.

HPWL (Half-Perimeter Wire Length): היוריסטיקה סטנדרטית להערכת אורך חוט נדרש לחיבור קבוצת pins. מחושב כחצי ההיקף של תיבת הגבול ש מקיפה כל pins. מזעור HPWL הוא הפרוקסי העיקרי למזעור השהיה והספק.

MDP (Markov Decision Process): מסגרת מתמטית למודל החלטות במצבים שבהם תוצאות חלקית אקראיות וחלקית תחת בקרת מקבל ההחלטות. זו הבסיס הפורמלי של למידה מתגמלת.

PPO (Proximal Policy Optimization): אלגוריתם למידה מתגמלת פופולרי שמאזן בין קלות יישום, מורכבות דגימה וקלות כיוונון. זה האלגוריתם שOpenAI (לאימון ChatGPT) ו-Google (ל-AlphaChip) משתמשים בו.

Transfer Learning: טכניקת machine learning שבה מודל שפותח למשימה אחת משמש כנקודת התחלה למודל על משימה שנייה. ב-EDA, זה משמעותו שימוש ב "אינטואיציה" שנלמדה מתכנון CPU כדי לעזור בתכנון GPU.

מקורות

1. AI Chips Are Scaling Faster Than Moore's Law Ever Predicted - VKTR.com, נצפה ב-11 בדצמבר 2025, https://www.vktr.com/ai-technology/the-end-of-moores-law-ai-chipmakers-say-its-already-happened/

2. AI's Computing Revolution Outpaces Moore's Law - Przemek Chojecki - Medium, b נצפה ב-11 בדצמבר 2025, https://pchojecki.medium.com/ai-moores-law-18391003432e

3. google-research/circuit_training - GitHub, נצפה ב-11 בדצמבר 2025, b https://github.com/google-research/circuit_training

4. Floorplanning, נצפה ב-11 בדצמבר 2025, b https://cc.ee.ntu.edu.tw/~ywchang/Courses/PD_Source/EDA_floorplanning.pdf

5. Simulated annealing algorithms: an overview - IEEE Circuits and Devices b Magazine, נצפה ב-11 בדצמבר 2025, http://arantxa.ii.uam.es/~die/[Lectura%20EDA]%20Annealing%20-%20Rutenbar.pdf

6. How AlphaChip transformed computer chip design - Google DeepMind, נצפה ב-11 בדצמבר 2025, https://deepmind.google/blog/how-alphachip-transformed-computer-chip-design/

7. Invited- NVCell: Standard Cell Layout in Advanced Technology Nodes with b Reinforcement Learning - IEEE Xplore, נצפה ב-11 בדצמבר 2025, https://ieeexplore.ieee.org/iel7/9585997/9586083/09586188.pdf

8. AI, native supercomputing and the revival of Moore's Law | APSIPA Transactions b on Signal and Information Processing - Cambridge University Press & Assessment, נצפה ב-11 בדצמבר 2025, https://www.cambridge.org/core/journals/apsipa-transactions-on-signal-and-information-processing/article/ai-native-supercomputing-and-the-revival-of-moores-law/3791FFFAC8FCA71718FA360D0C8FC0D8

9. AI Chips: What They Are and Why They Matter, נצפה ב-11 בדצמבר 2025, https://knowen-production.s3.amazonaws.com/uploads/attachment/file/5306/AI-Chips_E2_80_94What-They-Are-and-Why-They-Mater.pdft

10. AI Designed an Alien Chip That Works, But Experts Can't Explain Why - Futurism, נצפה ב-11 בדצמבר 2025, https://futurism.com/the-byte/ai-designed-chip

11. FLOORPLANNING CHALLENGES IN EARLY CHIP PLANNING, נצפה ב-11 בדצמבר 2025, https://ceca.pku.edu.cn/docs/20180608094752776081.pdf

12. How Google Improves Computing Chip Design with Reinforcement Learning | by Devansh, נצפה ב-11 בדצמבר 2025, https://machine-learning-made-simple.medium.com/how-google-improves-computing-chip-design-with-reinforcement-learning-d59fa5fb0f73

13. How Google's AlphaChip is Redefining Computer Chip Design - Unite.AI, נצפה ב-11 בדצמבר 2025, https://www.unite.ai/how-googles-alphachip-is-redefining-computer-chip-design/

14. State, Action and Reward Space – AI Robotics - Reinforcement Learning Path, b נצפה ב-11 בדצמבר 2025, https://www.reinforcementlearningpath.com/spaces/

15. Chip Placement With Deep Reinforcement Learning | PDF | Mathematical b Optimization - Scribd, נצפה ב-11 בדצמבר 2025, https://www.scribd.com/document/740911130/Chip-Placement-with-Deep-Reinforcement-Learning

16. arXiv:2411.10053v1 [cs.AI] 15 Nov 2024, נצפה ב-11 בדצמבר 2025, https://arxiv.org/pdf/2411.10053

17. Google Alphachip Redefines How Computer Chips Work - First Movers AI, נצפה ב-11 בדצמבר 2025, https://firstmovers.ai/googles-alphachip/

18. MediaTek Dimensity 9400 | Efficiency and AI Performance, נצפה ב-11 בדצמבר 2025, https://www.mediatek.com/press-room/mediateks-dimensity-9400-flagship-soc -ofers-extreme-performance-and-eff ficiency-for-the-latest-ai-experiences

19. MediaTek's Next Chip Will Boost Low-Power AI in Next Year's Top Android Phones - CNET, נצפה ב-11 בדצמבר 2025, https://www.cnet.com/tech/mobile/mediateks-next-chip-will-boost-low-power-ai-in-next-years-top-android-phones/

20. MediaTek Dimensity 9500 Unleashes Best-in-Class Performance, AI Experiences, and Power Efficiency for the Next Generation of Mobile Devices - PR Newswire, נצפה ב-11 בדצמבר 2025, https://www.prnewswire.com/news-releases/mediatek-dimensity-9500-unleashes-best-in-class-performance-ai-experiences-and-power-efficiency-for-the-next-generation-of-mobile-devices-302562586.html

21. MediaTek Announces Breakthrough in Artificial Intelligence and Chip Design, נצפה ב-11 בדצמבר 2025, https://www.mediatek.com/tek-talk-blogs/mediatek-announces-breakthrough-in-artificial-intelligence-and-chip-design

22. Cadence Extends Digital Design Leadership with ML-based Cerebrus - AI-Tech Park, נצפה ב-11 בדצמבר 2025, https://ai-techpark.com/cadence-extends-digital-design-leadership-with-ml-based-cerebrus/

23. NVCell: Generate Standard Cell Layout in Advanced Technology Nodes with Reinforcement Learning - Research at NVIDIA, נצפה ב-11 בדצמבר 2025, https://research.nvidia.com/publication/2020-12_nvcell-generate-standard-cell-layout-advanced-technology-nodes-reinforcement

24. NVCell: Standard Cell Layout in Advanced Technology Nodes with Reinforcement Learning, נצפה ב-11 בדצמבר 2025, https://research.nvidia.com/publication/2021-12_nvcell-standard-cell-layout-advanced-technology-nodes-reinforcement-learning

25. AI boost for standard cell layout at 3nm ... - eeNews Europe, נצפה ב-11 בדצמבר 2025, https://www.eenewseurope.com/en/ai-boost-for-standard-cell-layout-at-3nm/

26. The False Dawn: Reevaluating Google's Reinforcement Learning for Chip Macro Placement, נצפה ב-11 בדצמבר 2025, https://arxiv.org/html/2306.09633v10

27. The Five Biggest Challenges in Enterprise AI Adoption - Vantiq, נצפה ב-11 בדצמבר 2025, https://vantiq.com/blog/the-five-biggest-challenges-in-enterprise-ai-adoption/

28. The Limits Of AI's Role In EDA Tools - Semiconductor Engineering, נצפה ב-11 בדצמבר 2025, https://semiengineering.com/the-limits-of-ais-role-in-eda-tools/

29. AI in Test Engineering: Use Cases, Tools, and Real-World Impact - Tessolve, נצפה ב-11 בדצמבר 2025, https://www.tessolve.com/blogs/ai-in-test-engineering-use-cases-tools-and-real-world-impact/

30. Is Synopsys more user friendly to beginners compared to Cadence? : r/chipdesign - Reddit, נצפה ב-11 בדצמבר 2025, https://www.reddit.com/r/chipdesign/comments/1ica16y/is_synopsys_more_user_friendly_to_beginners/

31. EDA Deep Dive - Part 3: The AI Era - by Bharath Suresh - Chip Insights, נצפה ב-11 בדצמבר 2025, https://chipinsights.substack.com/p/eda-deep-dive-part-3-the-ai-era

32. DSO.ai: AI-Driven Design Applications - Synopsys, נצפה ב-11 בדצמבר 2025, https://www.synopsys.com/ai/ai-powered-eda/dso-ai.html

33. Cadence Cerebrus In SaaS And Imagination Technologies Case Study, נצפה ב-11 בדצמבר 2025, https://semiengineering.com/cadence-cerebrus-in-saas-and-imagination-technologies-case-study/