De chip die verkeerd leek, was de beste die we ooit hebben gezien

Ik zat om 2 uur 's nachts naar een chip-floorplan op mijn monitor te staren, en mijn eerste ingeving was dat er iets vreselijk mis was gegaan.

De memory-macro's lagen verspreid alsof iemand op het canvas had geniesd. De logic-clusters vormden vormeloze klodders die elk ontwerpprincipe schonden dat ik me in jaren van het bestuderen van siliciumarchitecturen eigen had gemaakt. Er waren geen nette kolommen, geen symmetrische rijen, geen herkenbaar "Manhattan"-raster — alleen wat op georganiseerde chaos leek.

Toen draaide ik de simulatie. Draadlengte: aanzienlijk omlaag. Congestie: vrijwel onbestaand. Timing closure: schoner dan alles wat ons team met conventionele tools had geproduceerd. De layout die kapot leek, was volgens elke fysieke maatstaf die er werkelijk toe doet beter.

Dat was het moment waarop ik begreep — visceraal, niet alleen intellectueel — dat het tijdperk van menselijk-intuïtief chipontwerp ten einde loopt. En dat het bedrijf dat ik aan het opbouwen was, Veriprajna, precies op het juiste probleem was gericht. Want de wet van Moore sterft niet door een gebrek aan doorbraken in de fysica. Ze sterft door een gebrek aan verbeeldingskracht. En reinforcement learning heeft verbeeldingskracht die wij niet hebben.

Waarom is de wet van Moore eigenlijk gestopt met werken?

Het populaire verhaal is simpel: transistors kunnen niet kleiner worden. En dat is deels waar — bij procesnodes van 3nm en 2nm vecht je tegen kwantumtunneling, lekstromen en thermische fysica die elke verdere verkleining exponentieel moeilijker en duurder maken.

Maar dit is wat de meeste mensen missen: de transistor is niet langer de bottleneck. De draad wel.

In moderne chips kan een signaal in picoseconden een logische poort doorkruisen. Maar reizen door de minuscule koperen interconnects die componenten met elkaar verbinden? Dat kost nanoseconden — ordes van grootte langer. De weerstand en capaciteit van die microscopische draden domineren nu zowel de vertraging als het stroomverbruik. Wat betekent dat de geometrische ordening van componenten op de chip — de floorplan — de allerbelangrijkste factor is geworden voor hoe snel en efficiënt die chip zal zijn.

Een slechte floorplan kan niet gered worden door snellere transistors. De layout is de prestatie.

Dit is het deel dat me het hardst raakte toen we in het onderzoek begonnen te graven. Decennialang behandelde de industrie floorplanning als een taak stroomafwaarts — belangrijk, maar ondergeschikt aan de heldendaden van lithografische verkleining. Nu die verkleining is vastgelopen, is floorplanning het hele spel. En de tools die we gebruiken om het te spelen, komen uit de jaren tachtig.

Het 40 jaar oude algoritme dat in je telefoon draait

Ik moet je vertellen over Simulated Annealing, want het begrijpen van de beperkingen ervan is het begrijpen van waarom AI hier van belang is.

Simulated Annealing — kortweg SA — is het werkpaardalgoritme achter chipplaatsing in de meeste commerciële Electronic Design Automation (EDA)-tools. Het werd ontwikkeld in de jaren tachtig, geïnspireerd door het metallurgische proces van het verhitten en langzaam afkoelen van metaal om defecten te verwijderen. Het algoritme schudt componenten willekeurig door elkaar en "koelt" geleidelijk af om tot een oplossing te komen.

Het klinkt elegant. In de praktijk heeft het twee fatale problemen.

Ten eerste is het geheugenloos. Elke keer dat je SA op een nieuwe chip draait, begint het van voren af aan. Het heeft niets geleerd van de vorige chip die het ontwierp, of die daarvoor. Stel je voor dat een schaker elke keer als hij aan het bord gaat zitten, elke partij vergat die hij ooit had gespeeld. Dat is SA.

Ten tweede raakt het gevangen. Het optimalisatielandschap voor een moderne chip — miljarden transistors, duizenden beperkingen, tegenstrijdige doelstellingen voor vermogen, prestatie en oppervlakte — is een ruw terrein vol dalen en bergkammen. SA vindt een dal en blijft erin zitten, niet in staat te zien dat er net achter de bergkam een veel dieper dal bestaat. Het neemt genoegen met "goed genoeg" omdat het letterlijk "geweldig" niet kan zien.

Ik herinner me een gesprek met een doorgewinterde physical design-engineer — twintig-plus jaar in de industrie — die me met zichtbare frustratie vertelde: "Ik besteed drie weken na elke SA-run aan het handmatig verplaatsen van macro's om te repareren wat de tool verkeerd deed. Ik ben de opruimploeg voor een algoritme dat fundamenteel niet is veranderd sinds ik op de universiteit zat."

Dat is het cognitieve plafond. Niet alleen de beperkingen van de tool, maar de menselijke kosten van het compenseren ervan. Teams van expert-engineers die weken besteden aan het handmatig bijstellen van layouts, maanden aan kalendertijd en miljoenen aan salarissen verbrandend, omdat de optimalisatiemotor in de kern van hun workflow architectonisch niet in staat is het beste antwoord te vinden.

Wat als chipontwerp een spel was?

Dit is de herkadering die alles voor mij veranderde.

In 2021 publiceerde Google een paper in Nature waarin AlphaChip werd beschreven — een deep reinforcement learning-agent die chip-floorplanning niet als een optimalisatieprobleem behandelt, maar als een spel. Het bord is de siliciumdie. De stukken zijn de netlist-componenten — geheugenblokken, logic-clusters, I/O-interfaces. Elke zet is het plaatsen van een component op een specifieke coördinaat. De score is een samenstel van de fysieke kwaliteiten van de uiteindelijke layout: draadlengte, congestie, timing, thermische dichtheid.

De agent speelt dit spel miljoenen keren. En hij leert.

Geen vuistregels. Geen heuristieken. Hij leert een policy — een diepe, patroonherkennende intuïtie voor waar dingen zouden moeten komen, ontwikkeld door pure ervaring met de fysica van de kostenfunctie. Hij leert dat het plaatsen van geheugencontrollers dicht bij I/O de latentie verlaagt. Hij leert dat bepaalde clusterpatronen voor rekeneenheden de congestie minimaliseren. Geen mens heeft deze inzichten geprogrammeerd. De agent ontdekte ze omdat hij ervoor werd beloond.

Ik schreef over de technische architectuur hierachter — de Edge-based Graph Neural Networks, de formulering als Markov Decision Process, de rewardfuncties — in onze interactieve whitepaper. Maar het detail dat me deed verstijven was niet de wiskunde. Het was de transfer learning.

Toen Google de agent vooraf trainde op een diverse set chipblokken — TPU-cores, geheugencontrollers, PCIe-interfaces, open-source RISC-V-ontwerpen — werd de agent niet alleen goed in die specifieke chips. Hij ontwikkelde algemene principes van floorplanning. Toen hij werd geconfronteerd met een volledig nieuw, ongezien TPU-blok, begon hij niet bij nul. Hij begon met intuïtie. En hij convergeerde in uren naar een bovenmenselijke layout, niet in weken.

Simulated Annealing vergeet alles na elke run. De RL-agent wordt slimmer met elke chip die hij ontwerpt.

Dat is geen incrementele verbetering. Dat is een andere diersoort gereedschap.

De alien-layouts die daadwerkelijk werken

Hier wordt het verhaal echt vreemd.

Menselijke chipontwerpers geven de voorkeur aan wat de industrie "Manhattan"-layouts noemt — nette rechtlijnige rasters, geheugenblokken in ordelijke kolommen, logica in rechthoekige regio's. We ontwerpen op deze manier omdat onze hersenen visuele orde nodig hebben om complexiteit te beheersen. Het raster is niet optimaal voor de elektronenstroom; het is optimaal voor menselijk begrip.

RL-agents hebben die beperking niet. Hun trouw geldt de fysica, niet de esthetiek. En de layouts die ze produceren zien er, eerlijk gezegd, buitenaards uit. Macro's verspreid in onregelmatige clusters. Logic-wolken zonder waarneembaar geometrisch patroon. Het soort ordening waarvoor een junior engineer bij zijn manager op kantoor zou worden geroepen.

Maar als je deze buitenaardse layouts simuleert, presteren ze consistent beter dan de menselijke ontwerpen. De "chaos" is eigenlijk een hogere vorm van orde — een hyperoptimalisatie die de werkelijke euclidische afstand van kritieke signaalnetten minimaliseert op manieren die rigide menselijke geometrie niet kan bereiken.

Ik had hierover vroeg in het traject een discussie met een lid van mijn team. Hij keek naar een van deze layouts en zei: "Dit is een hallucinatie. De agent is in de war." Ik zei: "Draai de timinganalyse." Dat deed hij. Nul paden met negatieve slack. De agent had een oplossing gevonden die in elke meetbare dimensie fysiek superieur was, maar esthetisch onbegrijpelijk voor een getrainde engineer.

Dat was het moment waarop we dit het "defibrillator"-effect gingen noemen. De wet van Moore stierf niet omdat de fysica op was. Ze liep vast omdat de menselijke ontwerpverbeelding op was. De RL-agent injecteert niet-intuïtieve, fysica-optimale vitaliteit in een proces dat decennialang gevangen had gezeten in menselijke cognitieve patronen.

Wie gebruikt dit al — en wat zijn de resultaten?

De interne resultaten van Google met AlphaChip zijn opvallend. Over meerdere generaties TPU-ontwerp heen — v5e, v5p en de nieuwste Trillium-generatie — werd de agent op een toenemend deel van de ontwerpblokken ingezet. Google meldt dat AlphaChip bijdroeg aan een 4,7x toename in piek-rekenprestaties en een verbetering van 67% in energie-efficiëntie in de Trillium-TPU's vergeleken met de vorige generatie.

Maar de validatie die het meest telt voor de bredere industrie kwam van MediaTek.

MediaTek is een merchant fabless-halfgeleiderbedrijf — ze hebben niet Google's oneindige rekenbudget of eigen chipprogramma. Ze verkopen aan de meedogenloos competitieve Android-smartphonemarkt, waar een verbetering van 5% in accuduur of een verkleining van 2% in dieoppervlak bepaalt of je een design socket wint of verliest. Toen MediaTek RL-gebaseerde floorplanning toepaste voor hun Dimensity 9400 SoC en +35% single-coreprestaties, +40% energie-efficiëntie en 2x AI-rekenkracht bij 33% minder vermogen rapporteerde, nam de industrie er nota van. MediaTek-leidinggevenden schreven expliciet hun "smart EDA" en RL-algoritmes toe aan het mogelijk maken van de floorplans die deze cijfers leverden — specifiek de geoptimaliseerde plaatsing van L3-cache en geheugencontrollerhiërarchieën.

Samsung Foundry heeft gemeld vergelijkbare AI-gedreven flows te gebruiken om het vermogen op kritieke blokken met 8% te verlagen en de timing met meer dan 50% te verbeteren — in weken in plaats van maanden. Professoren van Harvard, NYU en Georgia Tech hebben de AlphaChip-aanpak aangehaald als een "hoeksteen" van modern chipontwerponderzoek.

Dit is geen laboratoriumcuriositeit. Het is productiesilicium dat in miljoenen apparaten wordt verscheept.

Wat gebeurt er op microscopisch niveau?

De RL-revolutie stopt niet bij macroplaatsing. Ze gaat fractaal — helemaal tot aan de atomaire eenheden van digitaal ontwerp.

NVIDIA's NVCell-framework past reinforcement learning toe op standard cell-layout — de interne ordening van transistors en bedrading binnen de basisbouwstenen zoals NAND-poorten en flip-flops. Bij 3nm- en 2nm-nodes zijn de ontwerpregels voor deze cellen tergend complex. NVCell genereert layouts die 92% kleiner of gelijk in oppervlak zijn dan handgemaakte expertontwerpen, zonder enige menselijke tussenkomst.

Het cumulatieve effect hier is enorm. Als je de standard cell-bibliotheek zelf verkleint, wordt elke chip die met die bibliotheek is gebouwd kleiner en efficiënter. Het is een multiplicatief voordeel dat zich door het hele ontwerpecosysteem verspreidt.

Voor de volledige technische uiteenzetting van de architectuur — inclusief de Edge-GNN-formuleringen, de MDP-toestandsruimten en de routing-frontier — zie onze onderzoekspaper.

Waarom kun je dit niet gewoon bij Synopsys kopen?

Mensen vragen me dit voortdurend. Synopsys heeft DSO.ai. Cadence heeft Cerebrus. Lossen de gevestigde spelers dit niet al op?

Dit is het onderscheid dat ertoe doet: die tools optimaliseren de knoppen op bestaande engines. Ze vervangen de engine niet.

Synopsys DSO.ai is een tool voor design space exploration — het draait de standaardplacer vele malen met verschillende parameterinstellingen en kiest het beste resultaat. Cadence Cerebrus gebruikt ML om de stappen van de RTL-naar-GDSII-flow te optimaliseren. Beide zijn waardevol. Geen van beide genereert fundamenteel nieuwe layouts. Ze stemmen een verbrandingsmotor af. Wij bouwen een elektromotor.

Deep RL voor chipontwerp betekent dat de agent ís de placer. Hij configureert geen verouderd algoritme; hij neemt de plaatsingsbeslissingen rechtstreeks, miljoenen ervan, geleid door een geleerde policy die is getraind op de fysica van het ontwerp. Zo krijg je buitenaardse layouts. Zo ontsnap je aan de lokale minima die de industrie decennialang hebben gevangengehouden.

Het verschil tussen AI-ondersteunde EDA en AI-native EDA is het verschil tussen een gps die routes voorstelt en een zelfrijdende auto.

De gevestigde spelers komen er uiteindelijk wel — dat moeten ze. Maar op dit moment is er een venster waarin de bedrijven die diepe RL-capaciteit in hun ontwerpflows inbouwen een structureel voordeel behalen dat met elke chipgeneratie verder oploopt.

Het vertrouwensprobleem waar niemand over praat

Ik zou oneerlijk zijn als ik het moeilijkste deel van deze transitie niet zou aankaarten, en dat is niet technisch. Het is cultureel.

Een doorgewinterde engineer met twee decennia ervaring kijkt naar een buitenaardse layout en vraagt: "Waarom heeft de agent de klokdeler daar neergezet? Is dit een hallucinatie?" Die vraag is legitiem. In een industrie waar één gebrekkige tape-out tientallen miljoenen dollars kan kosten, is "vertrouw de black box" geen aanvaardbaar antwoord.

We besteedden maanden aan het bouwen van wat ik zie als de explainability-laag — dashboards die niet alleen de uiteindelijke layout tonen, maar de rewardtrajectorie van de agent visualiseren. Gevoeligheidskaarten die onthullen welke beperkingen — congestie, timing, thermisch — specifieke plaatsingsbeslissingen aandreven. Wanneer een engineer kan zien dat de "vreemde" plaatsing van de klokdeler een berekend antwoord was op een congestie-hotspot drie routinglagen hoger die hij niet had opgemerkt, verschuift het gesprek van "ik vertrouw dit niet" naar "laat me zien wat het nog meer vond."

Dit is het echte werk van het binnenbrengen van AI in chipontwerp. Niet de algoritmes — die zijn gepubliceerd. Niet de rekenkracht — dat is een creditcardprobleem. Het echte werk is het verdienen van het vertrouwen van de mensen die dit hun hele carrière lang briljant, met de hand, hebben gedaan. Dat doe je niet door hun te vertellen dat ze overbodig zijn. Je doet het door hun te laten zien wat ze niet konden zien.

Het probleem van de vervuilde data

De andere barrière waar niemand over praat, is data. RL-agents zijn vraatzuchtig. Google had de luxe van een uniforme repository van elke TPU die ooit is ontworpen. De meeste halfgeleiderbedrijven hebben legacy-ontwerpen verspreid over servers, in verschillende bestandsformaten — LEF/DEF, GDSII — met inconsistente naamgevingsconventies en onvolledige documentatie.

Bij Veriprajna bestaat een aanzienlijk deel van wat we bouwen uit de data-infrastructuur: het inlezen van legacy-ontwerpbestanden, deze opschonen en normaliseren, ze omzetten in trainingsdatasets. De geschiedenis van tape-outs van een bedrijf — elke ontwerpbeslissing, elke timingcorrectie, elke congestie-workaround van het afgelopen decennium — wordt een concurrentietroef wanneer het goed gestructureerd is. Wij noemen het het Corporate Brain, en het is de slotgracht die transfer learning laat werken voor ondernemingen die geen Google zijn.

Hoe het post-Moore-tijdperk er werkelijk uitziet

Dit is mijn overtuiging, ronduit gesteld: als we transistors niet veel kleiner kunnen maken, moeten we ze veel slimmer rangschikken. Dat is de nieuwe schalingswet. Geen lithografische schaling. Complexiteitsschaling. En het enige gereedschap dat de combinatorische explosie van modern chipontwerp kan navigeren, is een intelligentie die leert, onthoudt en kennis overdraagt tussen ontwerpen.

Het eliteontwerpteam van de toekomst bestaat niet uit vijftig engineers die handmatig layouts maken. Het bestaat uit vijf engineers die een vloot RL-agents op een GPU-cluster aansturen, buitenaardse layouts beoordelen die alles overtreffen wat een mens zou kunnen tekenen, en de institutionele kennisbasis opbouwen die elke opeenvolgende chip beter maakt dan de vorige.

De wet van Moore stierf niet door een falen van de fysica. Ze liep vast door een falen van de ontwerpverbeelding. Reinforcement learning is de verbeelding die we misten.

Ik heb deze transitie van dichtbij genoeg meegemaakt om de weerstand en de opwinding in gelijke mate te voelen. De engineers die het omarmen zijn niet degenen die slecht waren in hun werk — het zijn de besten, degenen die altijd al wisten dat de tools hen tegenhielden. Ze kijken naar een buitenaardse layout en zien geen chaos. Ze zien het antwoord waarnaar ze altijd op zoek waren, weergegeven in een geometrie die hun handen nooit hadden kunnen tekenen.

Het bord staat opgesteld. De stukken zijn in beweging. Het is tijd om de agent te laten spelen.