La puce qui semblait ratée était la meilleure que nous ayons jamais vue

Je fixais le plan d'implantation d'une puce sur mon écran à 2 heures du matin, et mon premier réflexe a été de penser que quelque chose avait terriblement mal tourné.

Les macros mémoire étaient éparpillées comme si quelqu'un avait éternué sur le canevas. Les grappes logiques formaient des amas amorphes qui violaient tous les principes de conception que j'avais intériorisés au fil d'années passées à étudier les architectures en silicium. Il n'y avait pas de colonnes nettes, pas de rangées symétriques, pas de grille « Manhattan » reconnaissable — juste ce qui ressemblait à un chaos organisé.

Puis j'ai lancé la simulation. Longueur de câblage : nettement réduite. Congestion : quasi inexistante. Fermeture temporelle : plus propre que tout ce que notre équipe avait produit avec les outils conventionnels. Le tracé qui semblait défaillant était, selon toutes les mesures physiques qui comptent réellement, meilleur.

C'est à ce moment-là que j'ai compris — viscéralement, pas seulement intellectuellement — que l'ère de la conception de puces guidée par l'intuition humaine touche à sa fin. Et que l'entreprise que je bâtissais, Veriprajna, visait exactement le bon problème. Car la loi de Moore ne meurt pas d'un manque de percées en physique. Elle meurt d'un manque d'imagination. Et l'apprentissage par renforcement possède une imagination que nous n'avons pas.

Pourquoi la loi de Moore a-t-elle réellement cessé de fonctionner ?

Le récit populaire est simple : les transistors ne peuvent plus rétrécir. Et c'est en partie vrai — aux nœuds de gravure 3 nm et 2 nm, on se bat contre l'effet tunnel quantique, les courants de fuite et une physique thermique qui rendent chaque réduction supplémentaire exponentiellement plus difficile et plus coûteuse.

Mais voici ce que la plupart des gens ratent : le transistor n'est plus le goulot d'étranglement. C'est le câblage.

Dans les puces modernes, un signal peut traverser une porte logique en picosecondes. Mais parcourir les minuscules interconnexions en cuivre qui relient les composants entre eux ? Cela prend des nanosecondes — des ordres de grandeur de plus. La résistance et la capacité de ces fils microscopiques dominent désormais à la fois le délai et la consommation d'énergie. Ce qui signifie que la disposition géométrique des composants sur la puce — le plan d'implantation — est devenue le facteur le plus déterminant de la vitesse et de l'efficacité de cette puce.

Un mauvais plan d'implantation ne peut être sauvé par des transistors plus rapides. Le tracé, c'est la performance.

C'est ce qui m'a le plus frappé lorsque nous avons commencé à creuser la recherche. Pendant des décennies, l'industrie a traité l'implantation comme une tâche en aval — importante, mais secondaire par rapport aux exploits de la miniaturisation lithographique. Maintenant que cette miniaturisation stagne, l'implantation est tout l'enjeu. Et les outils que nous utilisons pour y jouer datent des années 1980.

L'algorithme vieux de 40 ans qui fait tourner votre téléphone

Je dois vous parler du recuit simulé, car comprendre ses limites, c'est comprendre pourquoi l'IA compte ici.

Le recuit simulé — SA en abrégé — est l'algorithme de référence pour le placement des puces dans la plupart des outils commerciaux d'automatisation de la conception électronique (EDA). Il a été développé dans les années 1980, inspiré du procédé métallurgique consistant à chauffer puis refroidir lentement le métal pour en éliminer les défauts. L'algorithme remanie aléatoirement les composants, se « refroidissant » progressivement pour aboutir à une solution.

Cela paraît élégant. En pratique, il présente deux problèmes fatals.

Premièrement, il est sans mémoire. Chaque fois que vous exécutez le SA sur une nouvelle puce, il repart de zéro. Il n'a rien appris de la dernière puce qu'il a conçue, ni de la précédente. Imaginez qu'à chaque fois qu'un joueur d'échecs s'assoit devant l'échiquier, il oublie toutes les parties qu'il a jamais jouées. Voilà ce qu'est le SA.

Deuxièmement, il se retrouve piégé. Le paysage d'optimisation d'une puce moderne — des milliards de transistors, des milliers de contraintes, des objectifs contradictoires de consommation, de performance et de surface — est un terrain accidenté, plein de vallées et de crêtes. Le SA trouve une vallée et s'y installe, incapable de percevoir qu'une vallée bien plus profonde existe juste de l'autre côté de la crête. Il se contente d'un « assez bon » parce qu'il est littéralement incapable de voir l'« excellent ».

Je me souviens d'une conversation avec un ingénieur chevronné en conception physique — plus de vingt ans dans le métier — qui m'a dit, avec une frustration visible : « Après chaque exécution du SA, je passe trois semaines à déplacer manuellement des macros pour corriger les erreurs de l'outil. Je suis l'équipe de nettoyage d'un algorithme qui n'a pas fondamentalement changé depuis mes années d'université. »

C'est le plafond cognitif. Pas seulement les limites de l'outil, mais le coût humain de leur compensation. Des équipes d'ingénieurs experts passant des semaines à ajuster manuellement les tracés, brûlant des mois de calendrier et des millions en salaires, parce que le moteur d'optimisation au cœur de leur flux de travail est, par conception, incapable de trouver la meilleure réponse.

Et si la conception de puces était un jeu ?

C'est ce recadrage qui a tout changé pour moi.

En 2021, Google a publié un article dans Nature décrivant AlphaChip — un agent d'apprentissage par renforcement profond qui traite l'implantation des puces non pas comme un problème d'optimisation, mais comme un jeu. Le plateau est la puce de silicium. Les pièces sont les composants de la netlist — blocs mémoire, grappes logiques, interfaces d'E/S. Chaque coup consiste à placer un composant à une coordonnée précise. Le score est une combinaison des qualités physiques du tracé final : longueur de câblage, congestion, timing, densité thermique.

L'agent joue à ce jeu des millions de fois. Et il apprend.

Pas des règles empiriques. Pas des heuristiques. Il apprend une politique — une intuition profonde, forgée par reconnaissance de motifs, sur l'endroit où chaque chose doit aller, développée par une expérience brute de la physique de la fonction de coût. Il apprend que placer les contrôleurs mémoire près des E/S réduit la latence. Il apprend que certains schémas de regroupement des unités arithmétiques minimisent la congestion. Aucun humain n'a programmé ces intuitions. L'agent les a découvertes parce qu'il était récompensé pour cela.

J'ai décrit l'architecture technique qui sous-tend tout cela — les réseaux de neurones sur graphes basés sur les arêtes, la formulation en processus de décision markovien, les fonctions de récompense — dans notre livre blanc interactif. Mais le détail qui m'a stupéfié n'était pas les mathématiques. C'était l'apprentissage par transfert.

Lorsque Google a pré-entraîné l'agent sur un ensemble varié de blocs de puces — cœurs TPU, contrôleurs mémoire, interfaces PCIe, conceptions RISC-V open source — l'agent n'est pas simplement devenu performant sur ces puces spécifiques. Il a développé des principes généraux d'implantation. Confronté à un bloc TPU totalement nouveau et jamais vu, il ne partait pas de zéro. Il partait avec une intuition. Et il convergeait vers un tracé surhumain en quelques heures, pas en quelques semaines.

Le recuit simulé oublie tout après chaque exécution. L'agent RL devient plus intelligent à chaque puce qu'il conçoit.

Ce n'est pas une amélioration incrémentale. C'est une espèce d'outil différente.

Les tracés extraterrestres qui fonctionnent vraiment

C'est là que l'histoire devient véritablement étrange.

Les concepteurs humains de puces privilégient ce que l'industrie appelle les tracés « Manhattan » — des grilles rectilignes nettes, des blocs mémoire en colonnes ordonnées, la logique dans des régions rectangulaires. Nous concevons ainsi parce que notre cerveau a besoin d'ordre visuel pour gérer la complexité. La grille n'est pas optimale pour le flux d'électrons ; elle est optimale pour la compréhension humaine.

Les agents RL n'ont pas cette contrainte. Leur fidélité va à la physique, pas à l'esthétique. Et les tracés qu'ils produisent semblent, franchement, extraterrestres. Des macros éparpillées en grappes irrégulières. Des nuages logiques sans aucun motif géométrique discernable. Le genre d'agencement qui vaudrait à un ingénieur débutant d'être convoqué dans le bureau de son responsable.

Mais lorsque vous simulez ces tracés extraterrestres, ils surpassent systématiquement les conceptions humaines. Le « chaos » est en réalité une forme d'ordre supérieure — une hyper-optimisation qui minimise la distance euclidienne réelle des réseaux de signaux critiques d'une manière que la géométrie humaine rigide ne peut atteindre.

J'ai eu une dispute à ce sujet avec un membre de mon équipe au tout début. Il a regardé l'un de ces tracés et a dit : « C'est une hallucination. L'agent est perdu. » J'ai répondu : « Lance l'analyse temporelle. » Il l'a fait. Zéro chemin à marge négative. L'agent avait trouvé une solution physiquement supérieure dans toutes les dimensions mesurables, mais esthétiquement incompréhensible pour un ingénieur chevronné.

C'est à ce moment-là que nous avons commencé à appeler cela l'effet « défibrillateur ». La loi de Moore n'est pas morte parce que nous avons épuisé la physique. Elle a stagné parce que nous avons épuisé l'imagination humaine en matière de conception. L'agent RL injecte une vitalité non intuitive et optimale sur le plan physique dans un processus resté piégé pendant des décennies dans les schémas cognitifs humains.

Qui l'utilise déjà — et quels sont les résultats ?

Les résultats internes de Google avec AlphaChip sont frappants. À travers plusieurs générations de conception de TPU — v5e, v5p et la toute dernière génération Trillium — l'agent a été utilisé sur une proportion croissante de blocs de conception. Google rapporte qu'AlphaChip a contribué à une augmentation de 4,7x des performances de calcul de pointe et à une amélioration de 67 % de l'efficacité énergétique dans les TPU Trillium par rapport à la génération précédente.

Mais la validation la plus importante pour l'ensemble de l'industrie est venue de MediaTek.

MediaTek est un fabricant de semi-conducteurs fabless commercial — l'entreprise ne dispose ni du budget de calcul infini de Google ni d'un programme de puces captif. Elle vend sur le marché brutalement concurrentiel des smartphones Android, où une amélioration de 5 % de l'autonomie de la batterie ou une réduction de 2 % de la surface de la puce détermine si vous remportez ou perdez un contrat de conception. Lorsque MediaTek a adopté l'implantation basée sur le RL pour son SoC Dimensity 9400 et a annoncé +35 % de performance monocœur, +40 % d'efficacité énergétique et 2x de calcul IA pour 33 % de consommation en moins, l'industrie a pris note. Les dirigeants de MediaTek ont explicitement attribué à leur « EDA intelligent » et à leurs algorithmes RL le mérite d'avoir permis les implantations à l'origine de ces chiffres — en particulier le placement optimisé du cache L3 et des hiérarchies de contrôleurs mémoire.

Samsung Foundry a rapporté avoir utilisé des flux similaires pilotés par l'IA pour réduire la consommation de 8 % sur des blocs critiques et améliorer le timing de plus de 50 % — en quelques semaines plutôt qu'en plusieurs mois. Des professeurs de Harvard, de NYU et de Georgia Tech ont qualifié l'approche AlphaChip de « pierre angulaire » de la recherche moderne en conception de puces.

Ce n'est pas une curiosité de laboratoire. C'est du silicium de production embarqué dans des millions d'appareils.

Que se passe-t-il à l'échelle microscopique ?

La révolution du RL ne s'arrête pas au placement des macros. Elle devient fractale — jusqu'aux unités atomiques de la conception numérique.

Le framework NVCell de NVIDIA applique l'apprentissage par renforcement au tracé des cellules standard — l'agencement interne des transistors et du câblage à l'intérieur des briques de base comme les portes NAND et les bascules. Aux nœuds 3 nm et 2 nm, les règles de conception de ces cellules sont d'une complexité atroce. NVCell génère des tracés qui sont 92 % plus petits ou de surface égale par rapport aux conceptions expertes réalisées à la main, sans aucune intervention humaine.

L'effet cumulatif est ici énorme. Si vous réduisez la bibliothèque de cellules standard elle-même, chaque puce construite avec cette bibliothèque devient plus petite et plus efficace. C'est un avantage multiplicatif qui se propage à travers tout l'écosystème de conception.

Pour le décryptage technique complet de l'architecture — y compris les formulations Edge-GNN, les espaces d'états MDP et la frontière du routage — consultez notre article de recherche.

Pourquoi ne pouvez-vous pas simplement acheter cela chez Synopsys ?

On me pose constamment cette question. Synopsys a DSO.ai. Cadence a Cerebrus. Les acteurs en place ne sont-ils pas déjà en train de résoudre ce problème ?

Voici la distinction qui compte : ces outils optimisent les réglages de moteurs existants. Ils ne remplacent pas le moteur.

Synopsys DSO.ai est un outil d'exploration de l'espace de conception — il exécute le placeur standard de nombreuses fois avec des réglages de paramètres différents et retient le meilleur résultat. Cadence Cerebrus utilise le ML pour optimiser les étapes du flux RTL-vers-GDSII. Les deux sont précieux. Aucun ne génère de tracés fondamentalement inédits. Ils règlent un moteur à combustion interne. Nous construisons un moteur électrique.

Le RL profond pour la conception de puces signifie que l'agent est le placeur. Il ne configure pas un algorithme hérité ; il prend directement les décisions de placement, des millions, guidé par une politique apprise, entraînée sur la physique de la conception. C'est ainsi que l'on obtient des tracés extraterrestres. C'est ainsi que l'on échappe aux minima locaux qui ont piégé l'industrie pendant des décennies.

La différence entre l'EDA assisté par l'IA et l'EDA nativement IA est celle entre un GPS qui suggère des itinéraires et une voiture autonome.

Les acteurs en place y parviendront tôt ou tard — ils y sont obligés. Mais pour l'instant, il existe une fenêtre où les entreprises qui intègrent une capacité de RL profond dans leurs flux de conception acquièrent un avantage structurel qui se renforce à chaque génération de puces.

Le problème de confiance dont personne ne parle

Je serais malhonnête si je n'abordais pas la partie la plus difficile de cette transition, et elle n'est pas technique. Elle est culturelle.

Un ingénieur chevronné, fort de deux décennies d'expérience, regarde un tracé extraterrestre et demande : « Pourquoi l'agent a-t-il placé le diviseur d'horloge là ? Est-ce une hallucination ? » Cette question est légitime. Dans une industrie où un seul tape-out défectueux peut coûter des dizaines de millions de dollars, « faire confiance à la boîte noire » n'est pas une réponse acceptable.

Nous avons passé des mois à construire ce que je considère comme la couche d'explicabilité — des tableaux de bord qui ne se contentent pas d'afficher le tracé final, mais visualisent la trajectoire de récompense de l'agent. Des cartes de sensibilité qui révèlent quelles contraintes — congestion, timing, thermique — ont motivé des décisions de placement précises. Lorsqu'un ingénieur peut constater que le placement « bizarre » du diviseur d'horloge était une réponse calculée à un point chaud de congestion situé trois couches de routage plus haut et qu'il n'avait pas remarqué, la conversation passe de « je ne fais pas confiance à ça » à « montre-moi ce qu'il a trouvé d'autre ».

C'est là le véritable travail d'intégration de l'IA dans la conception de puces. Pas les algorithmes — ils sont publiés. Pas la puissance de calcul — c'est un problème de carte de crédit. Le véritable travail consiste à gagner la confiance des personnes qui font cela brillamment, à la main, depuis toute leur carrière. On n'y parvient pas en leur disant qu'elles sont obsolètes. On y parvient en leur montrant ce qu'elles ne pouvaient pas voir.

Le problème des données sales

L'autre obstacle dont personne ne parle, ce sont les données. Les agents RL sont voraces. Google a eu le luxe d'un dépôt unifié de chaque TPU jamais conçu. La plupart des entreprises de semi-conducteurs possèdent des conceptions héritées éparpillées sur des serveurs, dans différents formats de fichiers — LEF/DEF, GDSII — avec des conventions de nommage incohérentes et une documentation incomplète.

Chez Veriprajna, une part importante de ce que nous construisons est l'infrastructure de données : ingérer les fichiers de conception hérités, les nettoyer et les normaliser, les convertir en jeux de données d'entraînement. L'historique des tape-outs d'une entreprise — chaque décision de conception, chaque correction temporelle, chaque contournement de congestion de la dernière décennie — devient un atout concurrentiel lorsqu'il est correctement structuré. Nous l'appelons le Cerveau de l'Entreprise, et c'est le rempart qui fait fonctionner l'apprentissage par transfert pour les entreprises qui ne sont pas Google.

À quoi ressemble réellement l'ère post-Moore

Voici ma conviction, énoncée clairement : si nous ne pouvons pas rendre les transistors beaucoup plus petits, nous devons les agencer avec beaucoup plus d'intelligence. C'est la nouvelle loi de mise à l'échelle. Pas la mise à l'échelle lithographique. La mise à l'échelle de la complexité. Et le seul outil capable de naviguer dans l'explosion combinatoire de la conception de puces moderne est une intelligence qui apprend, se souvient et transfère ses connaissances d'une conception à l'autre.

L'équipe de conception d'élite du futur n'est pas cinquante ingénieurs réalisant des tracés à la main. Ce sont cinq ingénieurs guidant une flotte d'agents RL sur un cluster de GPU, examinant des tracés extraterrestres qui surpassent tout ce qu'un humain pourrait dessiner, et bâtissant la base de connaissances institutionnelle qui rend chaque puce successive meilleure que la précédente.

La loi de Moore n'est pas morte d'un échec de la physique. Elle a stagné d'un échec de l'imagination en matière de conception. L'apprentissage par renforcement est l'imagination qui nous manquait.

J'ai observé cette transition d'assez près pour ressentir à parts égales la résistance et l'enthousiasme. Les ingénieurs qui l'adoptent ne sont pas ceux qui étaient mauvais dans leur métier — ce sont les meilleurs, ceux qui ont toujours su que les outils les freinaient. Ils regardent un tracé extraterrestre et n'y voient pas le chaos. Ils y voient la réponse qu'ils cherchaient depuis toujours, rendue dans une géométrie que leurs mains n'auraient jamais pu dessiner.

L'échiquier est dressé. Les pièces sont en mouvement. Il est temps de laisser l'agent jouer.