칩 설계는 벽에 부딪혔다 — 유일한 돌파구는 AI

문제

현대 칩에 부품을 배치할 수 있는 방법의 수는 관측 가능한 우주의 원자 수를 초과합니다. 이것은 은유가 아닙니다. 엔지니어링 팀이 새 플로어플랜을 시작할 때마다 마주하는 설계 공간에 관한 수학적 사실입니다. 그런데 그 공간을 탐색하기 위해 팀이 의존하는 도구는 1980년대에 발명되었습니다.

무어의 법칙 — 2년마다 트랜지스터 밀도가 두 배가 되던 50년간의 패턴 — 은 죽었습니다. 공정이 3nm 이하에서 원자적 한계에 부딪히면서 물리 법칙이 반격합니다. 양자 터널링, 열 스로틀링, 상호연결 병목으로 인해 트랜지스터 축소만으로 성능이 자동으로 향상되던 시대는 끝났습니다. 첨단 노드에서 트랜지스터당 비용은 이제 하락하는 것이 아니라 상승하고 있습니다. 동시에 "다크 실리콘(Dark Silicon)" 문제 때문에 칩의 트랜지스터 중 상당 비율은 열 폭주를 막기 위해 어느 시점에든 전원이 차단된 상태를 유지해야 합니다.

그러나 더 깊은 위기는 제조 물리학이 아니라 설계 복잡성에 관한 것입니다. 고성능 프로세서 하나에는 수십억 개의 트랜지스터가 들어 있습니다. 전력, 성능, 면적에 최적화된 이 부품들의 가능한 배치는 10^100개가 넘는 순열에 이릅니다. 수십 년 된 알고리즘의 도움을 받는 인간 엔지니어들은 갇혀 있습니다. 하나의 배치 결정이 시스템 전체에 미치는 파급 효과를 머릿속으로 시뮬레이션할 수 없는 것입니다. 귀사의 설계 팀은 이미 단단한 인지적 한계에 부딪혔고, 그들이 의존하는 도구는 그 너머를 볼 수 없습니다.

귀사 비즈니스에 중요한 이유

이것은 추상적인 연구 과제가 아닙니다. 귀사의 일정, 마진, 경쟁 위치에 직접 타격을 줍니다.

오늘날 칩 설계는 노동 집약적인 반복 작업의 연속입니다. 숙련된 물리 설계 엔지니어 팀들이 자동화 도구가 놓친 타이밍 위반을 수정하려고 수 주에서 수 개월에 걸쳐 플로어플랜을 수작업으로 조정합니다. 1주 지연은 경쟁사가 앞서 가는 1주입니다.

주목해야 할 수치는 다음과 같습니다:

• Google의 Trillium TPU는 이전 세대 대비 피크 컴퓨팅 성능 4.7배 증가와 에너지 효율 67% 개선을 달성했습니다 — 수작업 레이아웃을 AI 기반 칩 설계가 대체한 데서 직접 비롯된 성과입니다.
• MediaTek의 Dimensity 9400은 이전 모델 대비 전력 효율 +40%, **싱글코어 성능 +35%**를 기록했습니다. 경영진은 이러한 수치 뒤에 있는 플로어플랜을 가능하게 한 AI 기반 설계 도구를 공로로 꼽았습니다.
• NVIDIA의 NVCell 프레임워크는 숙련 엔지니어의 수작업 설계와 비교해 면적이 92% 작거나 동일한 표준 셀 레이아웃을 사람의 개입 전혀 없이 생산했습니다.
• Samsung Foundry는 AI 기반 흐름을 통해 핵심 블록의 전력을 8% 줄이고, 타이밍 결과를 수 개월이 아닌 수 주 만에 50% 이상 개선했다고 보고했습니다.

경쟁사가 AI 에이전트가 설계한 칩을 출시하는 동안 귀사 팀이 여전히 메모리 블록을 손으로 옮기고 있다면, 단지 느린 것이 아닙니다. 구조적으로 불리한 위치에 있는 것입니다. AI가 설계한 실리콘과 인간이 설계한 실리콘 사이의 격차는 이러한 시스템이 다루는 모든 칩으로부터 학습함에 따라 더욱 벌어질 것입니다.

내부에서 실제로 일어나는 일

오래된 도구가 왜 실패하는지 이해하려면 이렇게 생각해 보십시오. 만 개의 방을 갖춘 창고에서 가구를 재배치한다고 상상해 보십시오. 모든 방은 서로 다른 폭의 복도를 통해 수십 개의 다른 방과 연결되어 있습니다. 4번 방에서 테이블을 옮기면 7,000번 방으로 가는 중요한 복도가 막힐 수 있습니다. 그 전체 지도를 머릿속에 담을 수 있는 인간은 없습니다. 이것이 바로 칩 플로어플래닝 문제입니다.

이 작업의 표준 알고리즘은 담금질 기법(Simulated Annealing, SA)입니다. 부품을 무작위로 이동하고 시스템을 점차 "냉각"해 해답에 안착시키는 방식으로 작동합니다. SA에는 두 가지 치명적인 결함이 있습니다. 첫째, 기억이 없습니다(memoryless). 실행할 때마다 처음부터 시작하며 이전 실행에서 아무것도 학습하지 않습니다. 지난 칩에서 얻은 지식을 다음 칩으로 전달하지 않습니다. 둘째, 국소 최솟값에 갇힙니다 — 더 낮은 비용 능선 뒤에 숨어 있는 더 나은 해답을 볼 수 없기 때문에 "충분히 좋은" 해에 안주합니다.

현대 칩의 진짜 병목은 트랜지스터 자체가 아닙니다. 바로 배선입니다. 나노미터급 공정에서 신호를 전달하는 작은 구리 상호연결이 지연과 전력 소비를 지배합니다. 신호가 논리 게이트 하나를 통과하는 데는 피코초가 걸리지만, 저항성 배선 미로를 가로질러 다이를 통과하는 데는 나노초가 걸릴 수 있습니다. 이는 블록의 기하학적 배치 — 곧 플로어플랜 — 가 칩 성능을 좌우하는 단연코 가장 중요한 요소임을 의미합니다. 나쁜 플로어플랜은 더 빠른 트랜지스터로 만회할 수 없습니다.

인간 엔지니어들은 사람이 읽고 관리하기 쉽다는 이유로 정돈된 격자형 "맨해튼" 레이아웃에 기본적으로 의존합니다. 그러나 그런 레이아웃은 인간의 이해를 위해 최적화되었을 뿐 전자 흐름을 위해 최적화된 것이 아닙니다. 성능을 헛되이 놓치고 있는 것입니다.

효과가 있는 것과 없는 것

기대에 못 미치는 세 가지 흔한 접근법:

• 기존 도구를 감싼 LLM 래퍼: 많은 컨설팅 회사가 기존 도구용 스크립트를 작성해 주는 챗봇에 불과한 "EDA용 AI"를 판매합니다. 이는 인터페이스를 자동화할 뿐 칩의 물리 법칙을 바꾸지 못합니다.
• 파라미터 튜닝(Synopsys DSO.ai 등): 이러한 시스템은 표준 도구를 서로 다른 설정으로 여러 번 실행하고 가장 좋은 결과를 선택합니다. 오래된 엔진의 노브를 조정할 뿐 엔진 자체를 대체하지 않습니다.
• 플로우 자동화(Cadence Cerebrus 등): 설계 흐름의 단계들을 자동화하고 비직관적인 도구 설정을 찾아낼 수는 있습니다. 그러나 기저의 배치 알고리즘은 여전히 레거시 엔진에 묶여 있습니다.

실제로 효과가 있는 것은 **딥 강화 학습(RL)**입니다 — 칩 설계를 정적인 수학 문제가 아니라 순차적 게임으로 다루는 것입니다. 세 단계로 그 작동 방식을 살펴보겠습니다:

1. 입력 — 칩을 그래프로 읽어들입니다. GNN(Graph Neural Network, 그래프 신경망) — 연결된 노드들의 네트워크로 구조화된 데이터를 처리하는 일종의 AI — 가 전체 넷리스트를 입력받습니다. 어떤 블록이 강하게 연결되어 있고, 어떤 경로가 타이밍 크리티컬하며, 어디에서 혼잡이 발생하기 쉬운지를 학습합니다. 이를 통해 에이전트는 어떤 인간도 작업 기억에 담을 수 없는 칩 토폴로지의 "지도"를 확보합니다.

2. 처리 — 배치 게임을 플레이합니다. RL 에이전트는 실리콘 캔버스에 부품을 하나씩 배치합니다. 각 수를 둔 뒤, 긴 배선·혼잡·열 핫스팟·타이밍 위반에 벌점을 부과하는 보상 함수를 기준으로 형성되는 레이아웃을 평가합니다. 이 게임을 수백만 번 진행하면서 연구자들이 "학습된 직관"이라 부르는 실리콘 물리학 감각을 발전시킵니다.

3. 출력 — 물리 검증을 거친 레이아웃을 전달합니다. 결과로 나온 플로어플랜은 인간의 눈에는 종종 혼란스러워 보입니다. 매크로는 불규칙한 무리를 이룹니다. 로직 구름은 형체가 없어 보입니다. 연구자들은 이를 "에일리언 레이아웃(Alien Layouts)"이라 부릅니다. 그러나 시뮬레이션해 보면 AI가 시각적 정돈이 아니라 전자 흐름에 맞춰 최적화했기 때문에 인간 설계를 일관되게 능가합니다.

귀사의 컴플라이언스 및 엔지니어링 검토 팀에게 결정적인 강점: 이 접근법은 에이전트의 보상 궤적을 보여주는 설명 가능한 AI(XAI) 대시보드를 지원합니다. 혼잡, 타이밍, 열 중 어떤 제약 조건이 각 배치 결정을 이끌었는지 정확히 추적할 수 있습니다. 특이해 보이는 레이아웃이 인간 엔지니어가 미처 못 본 혼잡 핫스팟에 대한 계산된 대응임을 입증할 수 있습니다. 이는 블랙 박스를 감사 가능한 의사결정 궤적으로 바꿔 놓습니다.

두 번째 구조적 강점은 전이 학습입니다. 매번 제로부터 시작하는 담금질 기법과 달리, 다양한 칩 설계로 사전 학습된 RL 에이전트는 학습한 모든 것을 그대로 가져갑니다. Google의 AlphaChip 에이전트는 메모리 컨트롤러, TPU 코어, 오픈소스 RISC-V 설계로 사전 학습되었습니다. 한 번도 본 적 없는 새로운 TPU 블록을 마주했을 때, 몇 시간 만에 초인적인 수준의 레이아웃에 수렴했습니다. 인간 팀들은 같은 작업에 수 주를 들였습니다. 에이전트가 설계하는 새 칩이 많아질수록 다음 칩을 위해 더 똑똑해집니다. 귀사의 과거 테이프아웃 라이브러리는 서버 속 죽은 파일이 아니라 학습 자산이 됩니다.