「壊れている」ように見えたチップが、実は私たちが見た中で最高の設計だった
深夜2時、モニターに映るチップのフロアプランを見つめていた私の最初の直感は、何かがひどく間違ってしまったというものでした。
メモリマクロは、まるで誰かがキャンバスの上でくしゃみをしたかのように散らばっていました。ロジッククラスタは、私が長年シリコンアーキテクチャを研究するなかで身につけてきたあらゆる設計原則に反する、とりとめのない塊を成していました。整然とした列もなければ、対称的な行もなく、見慣れた「マンハッタン」グリッドもない——ただ、整然とした混沌のように見えるものがそこにあるだけでした。
そして私はシミュレーションを実行しました。配線長——大幅に減少。輻輳——ほぼ皆無。タイミングクロージャ——私たちのチームが従来のツールで生み出してきたどんなものよりもクリーン。壊れているように見えたそのレイアウトは、実際に重要なあらゆる物理的指標において、より優れていた。
その瞬間、私は理解しました——頭でだけでなく、身をもって——人間の直感によるチップ設計の時代が終わりつつあることを。そして、私が築きつつあった会社、Veriprajnaが、まさに正しい問題に照準を定めていたことを。なぜなら、ムーアの法則は物理学的ブレークスルーの欠如によって死につつあるのではないからです。それは想像力の欠如によって死につつあるのです。そして強化学習は、私たちにはない想像力を持っています。
ムーアの法則は、実際なぜ機能しなくなったのか?
世間に広まっている物語は単純です。トランジスタはこれ以上小さくできない、と。そしてそれは部分的には真実です——3nmや2nmのプロセスノードでは、量子トンネル効果やリーク電流、そしてさらなる微細化のたびに指数関数的に困難かつ高コストになる熱物理学と闘うことになります。
しかし、ほとんどの人が見落としているのはこの点です。もはやトランジスタがボトルネックではないのです。ボトルネックは配線です。
現代のチップでは、信号はロジックゲートをピコ秒単位で通過できます。しかし、コンポーネント同士をつなぐ微細な銅の相互配線を伝わるにはどうでしょう?それにはナノ秒——桁違いに長い時間——がかかります。これらの微視的な配線の抵抗と容量が、いまや遅延と消費電力の両方を支配しています。つまり、チップ上のコンポーネントの幾何学的な配置——フロアプラン——こそが、そのチップがどれだけ高速で効率的になるかを決定づける、最も重要な唯一の要素になったのです。
貧弱なフロアプランは、より高速なトランジスタでは救えません。レイアウトこそが性能なのです。
私たちが研究を掘り下げ始めたとき、これが最も強く私に突き刺さった部分でした。何十年ものあいだ、業界はフロアプランニングを下流の作業として扱ってきました——重要ではあるが、リソグラフィによる微細化という華々しい偉業に次ぐ二次的なものとして。その微細化が停滞したいま、フロアプランニングこそがすべてなのです。そして、私たちがそれに取り組むために使ってきたツールは1980年代のものです。
あなたのスマートフォンを動かす40年前のアルゴリズム
シミュレーテッド・アニーリングについてお話しする必要があります。なぜなら、その限界を理解することが、ここでなぜAIが重要なのかを理解することだからです。
シミュレーテッド・アニーリング——略してSA——は、ほとんどの商用電子設計自動化(EDA)ツールにおけるチップ配置の主力アルゴリズムです。1980年代に開発され、金属を加熱してゆっくり冷却し欠陥を取り除く冶金プロセスに着想を得ています。このアルゴリズムはコンポーネントをランダムにシャッフルし、徐々に「冷却」しながら一つの解に落ち着いていきます。
エレガントに聞こえます。しかし実際には、致命的な問題が二つあります。
第一に、それは記憶を持たないという点です。新しいチップでSAを実行するたびに、それはゼロから始まります。直前に設計したチップからも、その前のチップからも、何も学んでいません。チェスプレイヤーが盤の前に座るたびに、これまで指したすべての対局を忘れてしまうと想像してみてください。それがSAです。
第二に、それは罠にはまるという点です。現代のチップの最適化ランドスケープは——数十億のトランジスタ、数千の制約、電力・性能・面積という相反する目的——谷や尾根に満ちた起伏の激しい地形です。SAはある谷を見つけ、そこに留まり、尾根のすぐ向こうにはるかに深い谷が存在することを認識できません。それは文字どおり「素晴らしい」解を見ることができないため、「まずまず」の解で妥協してしまうのです。
私はあるベテランの物理設計エンジニア——業界歴20年以上——との会話を覚えています。彼は目に見えて苛立ちながらこう語りました。「私はSAを実行するたびに、その後3週間かけて、ツールが間違えたところを手作業でマクロを動かして直しているんだ。私は、大学時代から根本的に変わっていないアルゴリズムの後始末係なんだよ」
それが認知の天井です。単にツールの限界というだけでなく、それを補うための人的コストです。専門家エンジニアのチームが何週間もかけてレイアウトを手作業で調整し、何ヶ月もの暦上の時間と何百万もの給与を燃やしている。ワークフローの中核にある最適化エンジンが、最良の答えを見つけることがアーキテクチャ上不可能だからです。
もしチップ設計がゲームだったら?
これこそが、私にとってすべてを変えた再定義でした。
2021年、GoogleはNature誌に、AlphaChipを記述した論文を発表しました——これは、チップのフロアプランニングを最適化問題としてではなく、ゲームとして扱うディープ強化学習エージェントです。盤面はシリコンダイ。駒はネットリストのコンポーネント——メモリブロック、ロジッククラスタ、I/Oインターフェース。各手番は、コンポーネントを特定の座標に配置することです。スコアは、最終レイアウトの物理的品質——配線長、輻輳、タイミング、熱密度——の複合値です。
エージェントはこのゲームを何百万回もプレイします。そして、それは学習するのです。
経験則ではありません。ヒューリスティクスでもありません。それはポリシーを学習します——物事がどこに配置されるべきかについての、深くパターンマッチされた直感を。コスト関数の物理特性との生の経験を通じて培われたものです。メモリコントローラをI/Oの近くに配置するとレイテンシが下がることを学びます。演算ユニットの特定のクラスタリングパターンが輻輳を最小化することを学びます。これらの洞察を人間がプログラムしたわけではありません。エージェントは、そうすることで報酬を得たからこそ、それらを発見したのです。
私は、この背後にある技術的アーキテクチャ——エッジベースのグラフニューラルネットワーク、マルコフ決定過程による定式化、報酬関数——について、私たちのインタラクティブ・ホワイトペーパーに記しました。しかし、私を凍りつかせた細部は数式ではありませんでした。それは転移学習でした。
Googleが、多様なチップブロックのセット——TPUコア、メモリコントローラ、PCIeインターフェース、オープンソースのRISC-V設計——でエージェントを事前学習させたとき、エージェントは単にそれら特定のチップが得意になっただけではありませんでした。それが発達させたのは、フロアプランニングの一般原則でした。まったく新しい、見たことのないTPUブロックを提示されても、ゼロから始めることはありませんでした。それは直感から始めました。そして、数週間ではなく数時間で、超人的なレイアウトへと収束したのです。
シミュレーテッド・アニーリングは、実行のたびにすべてを忘れます。RLエージェントは、設計するチップごとに賢くなっていきます。
それは漸進的な改善ではありません。それは異なる種のツールです。
実際に機能するエイリアン・レイアウト
ここから、話は本当に奇妙になっていきます。
人間のチップ設計者は、業界が「マンハッタン」レイアウトと呼ぶもの——きちんとした直交グリッド、整然とした列に並ぶメモリブロック、矩形の領域に収まるロジック——を好みます。私たちがこのように設計するのは、複雑さを管理するために私たちの脳が視覚的な秩序を必要とするからです。そのグリッドは電子の流れにとって最適なのではなく、人間の理解にとって最適なのです。
RLエージェントには、その制約がありません。彼らが忠実なのは物理特性に対してであり、美学に対してではありません。そして彼らが生み出すレイアウトは、率直に言って、エイリアンのように見えます。不規則なクラスタに散らばったマクロ。識別できる幾何学的パターンのないロジックの雲。若手エンジニアなら上司の部屋に呼び出されるような類の配置です。
しかし、これらのエイリアン・レイアウトをシミュレーションすると、それらは一貫して人間の設計を上回ります。その「混沌」は、実はより高次の秩序なのです——硬直した人間の幾何学では達成できない方法で、重要な信号ネットの実際のユークリッド距離を最小化する、超最適化なのです。
私は初期のころ、これについてチームのメンバーと議論したことがあります。彼はこれらのレイアウトの一つを見てこう言いました。「これはハルシネーションだ。エージェントは混乱している」。私は言いました。「タイミング解析を実行してみろ」。彼はそうしました。負のスラックパスはゼロ。エージェントは、あらゆる測定可能な次元において物理的に優れているが、訓練を積んだエンジニアには美的に理解しがたい解を見つけていたのです。
それが、私たちがこれを「除細動器」効果と呼び始めた瞬間でした。ムーアの法則は、物理学が尽きたから死んだのではありません。それは、人間の設計上の想像力が尽きたから停滞したのです。RLエージェントは、何十年ものあいだ人間の認知パターンに囚われていたプロセスに、非直感的で物理的に最適な生命力を注入するのです。
誰がすでにこれを使っているのか——そしてその結果は?
AlphaChipによるGoogleの社内結果は目覚ましいものです。複数世代のTPU設計——v5e、v5p、そして最新のTrillium世代——にわたって、エージェントはますます多くの割合の設計ブロックに使用されました。GoogleはAlphaChipが次のものに貢献したと報告しています——ピーク演算性能の4.7倍の向上と67%のエネルギー効率の改善です。いずれも前世代と比較したTrillium TPUにおける数値です。
しかし、より広い業界にとって最も重要な検証は、MediaTekからもたらされました。
MediaTekは商用のファブレス半導体企業です——Googleのような無限の演算予算も、自社専用のチッププログラムも持っていません。彼らは熾烈な競争が繰り広げられるAndroidスマートフォン市場に製品を販売しており、そこでは5%のバッテリー寿命の改善や2%のダイサイズの削減が、設計ソケットを勝ち取れるか失うかを左右します。MediaTekが自社のDimensity 9400 SoCにRLベースのフロアプランニングを採用し、シングルコア性能+35%、電力効率+40%、そして33%少ない電力で2倍のAI演算を報告したとき、業界は注目しました。MediaTekの幹部は、これらの数値をもたらしたフロアプランを可能にしたものとして、自社の「スマートEDA」とRLアルゴリズムを明確に評価しました——具体的には、L3キャッシュとメモリコントローラ階層の最適化された配置です。
Samsung Foundryは、同様のAI駆動フローを用いて、重要なブロックの電力を8%削減し、タイミングを50%以上改善したと報告しています——数ヶ月ではなく数週間で。ハーバード、NYU、ジョージア工科大学の教授たちは、AlphaChipのアプローチを現代のチップ設計研究の「礎」として引用しています。
これは実験室の物珍しさではありません。数百万台のデバイスに出荷される量産シリコンなのです。
微視的なレベルでは何が起きているのか?
RL革命はマクロ配置で止まりません。それはフラクタル的に——デジタル設計の原子的な単位に至るまで——進んでいきます。
NVIDIAのNVCellフレームワークは、強化学習をスタンダードセルレイアウト——NANDゲートやフリップフロップといった基本的な構成要素の内部にある、トランジスタと配線の内部配置——に適用します。3nmや2nmのノードでは、これらのセルの設計ルールは極めて複雑です。NVCellが生成するレイアウトは、面積が92%小さいか同等です——熟練の専門家による手作りの設計と比べて、しかも人間の介入は一切ありません。
ここでの複利効果は絶大です。スタンダードセルライブラリそのものを縮小すれば、そのライブラリで構築されるあらゆるチップがより小さく、より効率的になります。それは設計エコシステム全体に波及する、乗算的な優位性なのです。
アーキテクチャの完全な技術的内訳——エッジGNNの定式化、MDPの状態空間、ルーティングフロンティアを含む——については、私たちの研究論文をご覧ください。
なぜSynopsysから買ってくるだけではだめなのか?
人々はこれを絶えず私に尋ねます。SynopsysにはDSO.aiがあります。CadenceにはCerebrusがあります。既存の大手企業がすでにこれを解決しているのではないか、と。
ここに重要な違いがあります。それらのツールは、既存のエンジンのつまみを最適化しているのです。エンジンそのものを置き換えているわけではありません。
Synopsys DSO.aiは設計空間探索ツールです——標準的な配置器を異なるパラメータ設定で何度も実行し、最良の結果を選びます。CadenceのCerebrusは、RTLからGDSIIへのフローステップを最適化するためにMLを使用します。どちらも価値があります。しかしどちらも、根本的に新規なレイアウトを生成するわけではありません。彼らは内燃機関をチューニングしているのです。私たちは電気モーターを作っています。
チップ設計のためのディープRLとは、エージェントこそが配置器そのものであるということです。それはレガシーなアルゴリズムを設定するのではなく、設計の物理特性に基づいて学習されたポリシーに導かれながら、配置の決定を——何百万もの決定を——直接下します。そうやってエイリアン・レイアウトが生まれるのです。そうやって、何十年ものあいだ業界を閉じ込めてきた局所最小値から脱出するのです。
AI支援型EDAとAIネイティブEDAの違いは、経路を提案するGPSと自動運転車の違いです。
既存の大手企業も、いずれはそこに到達するでしょう——そうせざるを得ません。しかし今この瞬間、ディープRLの能力を自社の設計フローに組み込む企業は、チップ世代ごとに複利で積み上がる構造的な優位性を得られる、そういう窓が開いているのです。
誰も語らない信頼の問題
この移行の最も難しい部分に触れなければ、私は不誠実でしょう。そしてそれは技術的なものではありません。文化的なものです。
20年の経験を持つベテランエンジニアが、エイリアン・レイアウトを見てこう問います。「なぜエージェントはクロック分周器をそこに置いたのか?これはハルシネーションではないのか?」その問いは正当です。単一の欠陥のあるテープアウトが数千万ドルの損失を生みかねない業界において、「ブラックボックスを信じろ」は受け入れられる答えではありません。
私たちは、私が説明可能性レイヤーと考えるもの——最終的なレイアウトを示すだけでなく、エージェントの報酬の軌跡を可視化するダッシュボード——を構築するのに数ヶ月を費やしました。どの制約——輻輳、タイミング、熱——が特定の配置決定を促したのかを明らかにする感度マップ。エンジニアが、あの「奇妙な」クロック分周器の配置が、自分たちが気づいていなかった3つ上のルーティング層にある輻輳のホットスポットへの計算された応答であったことを見て取れるようになったとき、会話は「これは信用できない」から「他に何を見つけたのか見せてくれ」へと変わります。
これこそが、AIをチップ設計に持ち込む本当の仕事です。アルゴリズムではありません——それらは公開されています。演算力でもありません——それはクレジットカードの問題です。本当の仕事は、キャリアのすべてをかけて、これを見事に、手作業でこなしてきた人々の信頼を勝ち取ることです。彼らに「あなたたちは時代遅れだ」と告げることでは、それは成し遂げられません。彼らに、自分たちには見えなかったものを見せることで、それを成し遂げるのです。
汚れたデータの問題
誰も語らないもう一つの障壁はデータです。RLエージェントは貪欲です。Googleは、これまで設計されたすべてのTPUの統一されたリポジトリという贅沢を持っていました。ほとんどの半導体企業では、レガシーな設計が、異なるファイルフォーマット——LEF/DEF、GDSII——で、一貫性のない命名規則と不完全なドキュメントとともに、複数のサーバーに散在しています。
Veriprajnaでは、私たちが構築するものの大きな部分がデータインフラです——レガシーな設計ファイルを取り込み、それらをクリーニングして正規化し、学習データセットへと変換します。ある企業のテープアウトの歴史——過去10年のあらゆる設計上の決定、あらゆるタイミング修正、あらゆる輻輳の回避策——は、適切に構造化されたとき、競争上の資産になります。私たちはそれをコーポレート・ブレインと呼んでおり、それこそが、Googleではない企業にとって転移学習を機能させる堀なのです。
ポスト・ムーア時代は、実際どのようなものになるのか
率直に述べると、私の確信はこうです。トランジスタをこれ以上小さくできないのなら、それらをはるかに賢く配置しなければならない。それが新しいスケーリング則です。リソグラフィによるスケーリングではなく、複雑さのスケーリングです。そして、現代のチップ設計の組み合わせ爆発をナビゲートできる唯一のツールは、学習し、記憶し、設計をまたいで知識を転移する知能なのです。
未来のエリート設計チームは、手作業でレイアウトを行う50人のエンジニアではありません。それは、GPUクラスタ上でRLエージェントの艦隊を導き、人間が描けるどんなものをも上回るエイリアン・レイアウトをレビューし、そして各チップを前のものより優れたものにする組織的な知識基盤を築いていく、5人のエンジニアなのです。
ムーアの法則は、物理学の失敗によって死んだのではありません。それは、設計上の想像力の失敗によって停滞したのです。強化学習こそが、私たちに欠けていた想像力なのです。
私はこの移行を、抵抗と興奮を同じだけ感じられるほど間近で見てきました。それを受け入れるエンジニアたちは、仕事ができなかった人々ではありません——彼らこそが最も優秀な人々であり、ツールが自分たちの足を引っ張っていることを常に知っていた人々なのです。彼らはエイリアン・レイアウトを見て、混沌を見ることはありません。彼らは、自分たちが常に探し求めていた答えを、自分の手では決して描けなかった幾何学で表現されたものとして見るのです。
盤面は整った。駒は動いている。いまこそ、エージェントにプレイさせるときだ。